【图文】RS触发器_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
上传于||文档简介
&&jk触发器 数字电路 RS触发器
大小：2.10MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢电平触发器和边沿触发器有什么区别？空翻现象是怎么发生的
热门词：&&&&
电平触发器和边沿触发器有什么区别？空翻现象是怎么发生的
电平触发器和边沿触发器有什么区别？空翻现象是怎么发生的？
【相关知识】：电平触发器和边沿触发器的结构及其动作特点。
【解题方法】：电平触发器因在时钟高电平期间接收输入信号而改变输出状态，使电平触发器存在空翻现象。边沿触发器因在时钟上升沿或下降沿到达时刻接收输入信号而改变输出状态，而与此时刻前后的输入状态无关，因此边沿触发器的抗干扰能力远强于电平触发器。
【解答过程】：由于电平触发器存在空翻现象。如高电平触发的RS触发器在CP=1期间接收R、S端的信号并且完成状态翻转，因此，在CP=1期间若输入信号发生多次变化，则触发器的输出状态也跟着发生相应的多次变化，这在某些情况下是不允许的。我们以RS触发器接成计数型触发器为例来分析空翻现象。
&&&&&&&&将图E4b中的作为S端、Q作为R端，RS触发器便成了计数型触发器。在计数时，计数脉冲从CP端加入，设触发器初态Q=0，则输入端R=0，，因此，当第一个CP脉冲到达时，触发器状态Q变为1。这时，由于输入端的状态也随之变为R=Q=1，，于是当第二个CP脉冲到来时，触发器状态Q已变为0，这样就实现了计数触发器的逻辑功能，即来一个CP脉冲，触发器状态翻转一次。但若CP脉冲的高电平时间较宽，则在CP脉冲到达时Q=0变为Q=1，使输入端状态改变为R=Q=1，，这时如CP仍保持高电平，触发器就会第二次翻转，使Q=1变为Q=0，若CP还是高电平，可产生第三次翻转……。可见，这种结构的触发器在一个时钟脉冲作用下，触发器的状态可能发生两次以上的翻转现象，即所谓空翻现象。
联系方式及技术咨询
深圳市艾世迈科技有限公司&　　　销售***：1 & 　　　技术支持：0
商务QQ:&&&&&&&&
更多产品相关信息请登录：&
地址：深圳市福田区福华路21号福侨大厦A栋20B室& ***：0& 传真：2
Copyright&
深圳艾世迈电子有限公司 All
Rights Reserved您当前的位置：&→&&→&
基本rs触发器原理
时间： 08:21:12&&来源：资料室 & &作者：& &编号:&&更新242
↓本文不许可它人转载,只许可引用链接.
基本RS触发器1 基本RS触发器的工作原理基本RS触发器的电路如图1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发器也称为闩锁（Latch）触发器。&&&&&&&&&&& (a)&&&&&&&&&&&&&&&&&&&&&&&&&&&&& &(b)图1 基本RS触发器电路图和逻辑符号定义A门的一个输入端为Rd 端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时 Sd 端应为高电平；B门的一个输入端为 Sd 端，称为直接置“1”端，或直接置位端（Set），此时 Rd 端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端Q ，图中为B门的输出端。另一个与非门的输出端为 Q 端，这两个端头的状态应该相反。因基本RS触发器的电路是对称的，定义A门的输出端为Q端，的输出端为Q端都是可以的。一旦Q端确定， Rd和 Sd 端就随之确定，再不能任意更改。2 两个稳态这种电路结构，可以形成两个稳态，即Q =1，Q=0，Q=0，Q =1当 Q=1时，Q=1和 Rd =1决定了A门的输出，即Q=0 ， Q=0反馈回来又保证了Q=1 ；当 Q=0时，Q=1，Q=1和 Sd =1决定了B门的输出，即 Q=0，Q=0又保证了Q =1 。在没有加入触发信号之前，即 Rd和Sd &端都是高电平，电路的状态不会改变。3 触发翻转电路要改变状态必须加入触发信号，因是与非门构成的基本RS触发器，所以，触发信号是低电平有效。若是由或非门构成的基本RS触发器，触发信号是高电平有效。Rd和Sd &是一次信号，只能一个一个的加，即它们不能同时为低电平。在 Rd 端加低电平触发信号，Rd =0，于是Q =1 ， Q =1和Sd =1决定了Q=0 ，触发器置“0”。 Rd 是置“0”的触发器信号。Q=0以后，反馈回来就可以替代Rd =0的作用， Rd=0就可以撤消了。所以， Rd 不需要长时间保留，是一个触发器信号。在Sd 端加低电平触发信号，Sd =0，于是Q =1 ， Q =1和 Rd =1决定了Q=0 ，触发器置“1”。但Q=0 反馈回来， Sd =0才可以撤消， Sd是置“1”的触发器信号。如果是由或非门构成的基本RS触发器，触发信号是高电平有效。此时直接置“0”端用符号Rd；直接置“1”端用符号Sd。4 真值表和特征方程以上过程，可以用真值表来描述，见上表。表中的Qn和 Qn表示触发器的现在状态，简称现态；Qn+1和Qn+1表示触发器在触发脉冲作用后输出端的新状态,简称次态。对于新状态Qn+1而言，Qn也称为原状态。上表真值表 表中Qn=Qn+1表示新状态等于原状态，即触发器没有翻转，触发器的状态保持不变。必须注意的是，一般书上列出的基本RS触发器的真值表中，当 Rd =0、 Sd =0时，Q的状态为任意态。这是指当& Rd 、Sd 同时撤消时，Q端状态不定。若当 Rd =0、Sd =0时，Q =1，状态都为“1”，是确定的。但这一状态违背了触发器Q端和 Q端状态必须相反的规定，是不正常的工作状态。若Rd 、Sd不同时撤消时，Q端状态是确定的，但若Rd 、Sd同时撤消时，Q端状态是不确定的。由于与非门响应有延迟，且两个门延迟时间不同，这时哪个门先动做了，触发器就保持该状态，这一点一定不要误解。但具体可见例1 。把上表所列逻辑关系写成逻辑函数式，则得到利用约束条件将上式化简，于是得到特征方程例1：画出基本RS触发器在给定输入信号 Rd 、和Sd 的作用下，Q端和 Q 端的波形。输入波形如图2所示。解：此例题的解答见图2的下半部分。　&&&&&&&&&&& 图2 例1的解答波形图5 状态转换图对触发器这样一种时序数字电路，它的逻辑功能的描述除了用真值表外，还可以用状态转换图。真值表在组合数字电路中已经采用过，而状态转换图在这里是第一次出现。实际上，状态转换图是真值表的图形化，二者在本质上是一致的，只是表现形式不同而已。基本RS触发器的状态转换图如图3所示。图中二个圆圈，其中写有0和1代表了基本RS触发器的两个稳态，状态的转换方向用箭头表示，状态转换的条件标明在箭头的旁边。从“1”状态转换到“0”状态，为置“0”，对应真值表中的第一行；从“0”状态转换到“1”状态，为置“1”，对应真值表中的第二行；从“0”状态有一个箭头自己闭合，即源于“0”又终止于“0”，对应真值表的第一行置“0”和第三行的保持；从“1”状态有一个箭头自己闭合，即源于“1”又终止于“1”，对应真值表的第二行置“1”和第三行的保持。& 图3 基本RS触发器的状态转换图6 集成基本RS触发器(1)．TTL集成RS触发器图4所示TTL集成基本RS触发器79的逻辑电路和引出端功能图。在一个芯片上，集成了两个如图4(a)所示的电路和两个如图4(b)所示的电路，共4个触发器。图4 (a)单触发电路 (b)两个触发端电路 (c)引出端功能图(2)．CMOS集成RS触发器CC4043CC4043中集成了4个基本RS触发器，逻辑符号如图5所示。&图5 CC4043)引出端功能图同步时钟RS触发器&1 &同步时钟触发器引出基本RS触发器具有置“0”和置“1”的功能，这种功能是由触发信号决定的，什么时刻来 Rd 或Sd 信号就什么时刻置“0”或置“1”。也就是说Rd 或Sd到来，基本RS触发器随之翻转，这在实际应用中会有许多不便。在一个由多个触发器构成的电路系统中，各个触发器会有所联系，一旦有一个发生翻转，其它与之连接的触发器会陆续翻转。这在各触发器的时间关系上难于控制，弄不好会在各触发器的状态转换关系上造成错乱。为此我们希望有一种这样的触发器，它们在一个称为时钟脉冲信号（Clock Pulse）的控制下翻转，没有CP就不翻转，CP来到后才翻转。至于翻转成何种状态，则由触发器的数据输入端决定，或根据触发器的真值表决定。这种在时钟控制下翻转，而翻转后的状态由翻转前数据端的状态决定的触发器，称为时钟触发器。2 同步RS时钟触发器的结构和原理最简单的时钟RS触发器如图6(a)所示。为了引入时钟，在基本RS触发器的基础上又增加了二个与非门，C门和D门。C门和D门各一个输入端接向时钟CP，C门的另一个输入端接数据输入R；D门的另一个输入端接数据输入S；R和S就不是直接置“0”端和直接置“1”端了，而是数据输入端，R和S上面的反号也没有了，而是高电平有效，R和S的高电平经C门和D门反相，变为低电平，才能对基本RS触发器置“0”或置“1”触发。当CP=0时，C门和D门被封锁，C=D=1，不会改变基本RS触发器的状态，即触发器不翻转。时钟RS触发器的真值表见下表。图6(a)的触发器还可以有单独的直接置“0”端和直接置“1”端，如图6(b)所示，即Rd和Sd端。通过这两个端头对基本RS触发器的置“0”作用和置“1”作用不受时钟的控制。而通过R或S端的置“0”或置“1”作用必须有时钟参与。所以我们称通过Rd 或 Sd端的置“0”或置“1”作用是异步的、直接的；而通过数据端R或S端的置“0”或置“1”作用，必须有时钟参与，是同步的。(a) 四与非门时钟RS触发器 (b) 有异步预置端的时钟触发器图6 时钟触发器的结构3 同步RS时钟触发器的特征方程把表4.2所列逻辑关系写成逻辑函数式，则得到利用约束条件将上式化简，于是得到特征方程4 波形及空翻现象图6的时钟触发器有不完善的地方，即有所谓空翻现象。空翻是在基本RS触发器的基础上构造时钟触发器时，因导引电路C门和D门功能不完善而造成的一种现象。即在一次时钟来到期间，触发器多次翻转的现象称为空翻。如图7所示。这违背了构造时钟触发器的初衷，每来一次时钟，最多允许触发器翻转一次，若多次翻转，电路也会发生状态的差错，因而是不允许的。因为在CP=1的期间，时钟对C门和D门的封锁作用消失，数据端R和S端的多次变化就会通过C门和D门到达基本RS触发器的输入端，造成触发器在一次时钟期间的多次翻转。为了解决这一问题，将在后面分述时钟触发器的其他两种结构：维持阻塞型和边沿JK触发器。　图7 空翻波形 图8 同步RS触发器逻辑符号5 状态转换图同步RS时钟触发器的状态转换图如图9所示。图9 同步RS时钟触发器的状态转换图　
&看不清楚,点击刷新
(window.slotbydup=window.slotbydup || []).push({
id: '3066808',
container: s,
size: '360,300',
display: 'float'