MAXPLUS2基本元件库（1）
MAXPLUS2基本元件库
打开图形编辑器（graphic
editor），双击窗口，就可出现元件选项下拉菜单；
在c:\windows\temporary internet
files 中，保存有用户自己编制的元件（实体）；
在c:\maxplus2\max2lib\prim中，有各类基本门电路及输入/输出端口；
c:\maxplus2\max2lib\mf中，有74系列各类数字集成电路
c:\maxplus2\max2lib\mega_lpm中为可调参数库，包括参数化模块，功能复杂的高级功能模块，如可调模值的计数器，FIFO，RAM等
c:\maxplus2\max2lib\edif中元件的功能和mf库类似
现将常用的prim和mf库中的主要元件罗列如下：
c:\maxplus2\max2lib\prim
and12 and2 and3 and4 and6
and8&&&&&&&&&
band12 band2 band3 band4 band6
输入反向与门 = 或非门
bdirc&&&&&&&&
双向端口、可控双向端口
bnand12 bnand2 bnand3 bnand4 bnand6 bnand8
输入反向与非门 = 或门
bnor12 bnor2 bnor3 bnor4 bnor6
输入反向或非门 = 与门
bor12 bor2 bor3 bor4 bor6
输入反向或门 = 与非门
carry cascade
globol&& exp icell mcell opndrn
sclk soft wire
&&&gnd&接地
&&&latch&D锁存器
&dffe&&&&带低电平置位/清零的D触发器，后者带使能端
输入端口 &&
带低电平置位/清零的JK触发器，后者带使能端
nand12 nand2 nand3 nand4 nand6
nor12 nor2 nor3 nor4 nor6
nor8&&&&或非门
or12 or2 or3 or4 or6
&or8&&&&&&&&&&&&&&&&&&&&&&
输出端口&&&&
param 参量
带低电平置位/清零的RS触发器，后者带使能端
带低电平置位/清零的t触发器，后者带使能端
title&标题框&
tri&三态门&&
vcc&正电源
同或、异或
c:\maxplus2\max2lib\mf
16选1 * 81mux
16cudslr&&16位计数/移位&& *
16ndux&&4-16
21mux&&2选1&&
2x8mux& 8位2选1 *
&&4count&&4位计数器
74系列电路的分类：
“74”指的是商用器件，“54”是军用的，它们的适用温度范围不同，军用的范围大。商用：0℃ ～ 70℃；军用：-55℃～125℃。
LS等是子系列的名称。
L:低功耗 &&H:高速
&&LS:低功耗消特基
&ALS:先进低功耗肖特基 &&AS:先进肖特基
&LS：低功耗消特基
简单门电路
4nand2&&& 7402
4nor2&&& 7404
7408 4and&&&
&&&&&&&7410
7420 2nand4&& 7421
2and4&&7423/25&
7428 4nor2&7430
nand8& 7437 4nand2 7440 2nand4
/54/55/64 2与或非& 7452 与或 7486 异或2
nand12 74135
4xor/nxor&& 74260 2nor5
74386&& 4xor
BCD-BEC&&&
余3-BEC&& 7444
/49/246/247/248 BCD-7段&&
双2-4译码器 74143 4位计数/7段 74145 BCD-DEC
编码器 74154&&&&
4-16译码器 74184
BCD-二-十进制
二-十进制-BCD
7/158/251/253/257/258/298/352/353/354/356/398/399/
mutilplexer&&
74183 全加器 74283
4位加法器 74385
加/减器 &&&&&&
4x4mult 7485&&
比较器 数值比较器 2/ 7487
true/comp&&
奇偶发生器
4/465/466/467/468/540/541/
8位总线缓冲
16位总线缓冲
74265 COMP OUT ELE
（互补输出）
/73/76/78/107/109/112/113/114//276/376
/374/377/378/379/821/822/823/824/825/826/&&
/375/841/842/843/844/845/846/990/&&&&&&
74279&&&&&&&&&&&
分频器&&& 7468
DEC计数器&&&
7469 BIN计数器
/176/177/196/197/592/ 计数器
2/163/168/169/190/191/0/293/393/490/568/569/668/669/690/691/693/696/697/698/699/
计数器 &&&&&74390
/96/164/165/166/178/179/194/195/198/199/295/299/589/590/594/595/597/673/
移位寄存器&&
/174/175/604/ 寄存器&&&&&&&
7497 rate mult&
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。安全检查中...
请打开浏览器的javascript，然后刷新浏览器
mahoupao.net 浏览器安全检查中...
还剩 5 秒&巧妙避开无线充电“设计陷阱”
PCB顶尖高手独创武林绝学
揭秘MOS管驱动电路设计
让你的企业从0到起飞
USB Type-C快充设计之秘
&07-21&20:00
&07-24&20:00
&07-26&15:00
&07-28&20:00
移入鼠标可放大二维码
基于Max+PlusⅡ平台的CMI编码器的设计方案
来源：本站整理 作者：佚名日 11:51
[导读] 0 引言
CMI码是传号反转码的简称，它是一种应用于PCM四次群和光纤传输系统中的常用线路码型，具有码变换设备简单、有较多的电平跃变，含有丰富的定时信息，便
0 引言
CMI码是传号反转码的简称，它是一种应用于PCM四次群和光纤传输系统中的常用线路码型，具有码变换设备简单、有较多的电平跃变，含有丰富的定时信息，便于时钟提取，有一定的纠错能力等优点。
在高次脉冲编码调制终端设备中广泛应用作接口码型，在速率低于8 448 Kb/s的光纤数字传输系统中也被建议作为线路传输码型。
本文针对光纤通信传输码型的要求和CMI码的编码原理，介绍了一种以EPM系列7064芯片为硬件平台，以Max+PlusⅡ为软件平台，以VHDL为开发工具，适合于CPLD实现的CMI编码器的设计方案。
1 CMI码的编码规则
CMI编码规则如表1所示。
在CMI编码中，输入码字0直接输出01码型，较为简单。对于输入为1的码字，其输出CMI码字存在两种结果OO或11码，因而对输入1的状态必须记忆。同时，编码后的速率增加一倍。
2 CMI编码器的建模与实现
首先在原始时钟MUX_Clk的上升沿进行翻转得到二分频时钟Clk，周期为原始时钟的2倍。
然后产生伪随机序列，由3个D触发器产生7位伪随机序列，序列产生原理如图1所示。
任何一个D触发器的输出都可以作为要产生的m序列，则序列以7为周期循环出现，在3个D触发器输出都为0时，语句m_buffer(2)&=(m_bu-ffer(1)xor m_buffer(O))Or((not m_buffer(2))and(not m_buffer(1))and(not m_buffer(O)))，可以使第一个D触发器在Clk上升沿到来时输出为1，从而避免陷入&000&的死循环。
最后为&O&码、&1&码的编码：
&O&编码的实现：在原始时钟信号的下降沿对m序列进行检测，当其值为&0&时，将原始信号的二分频后的信号求非赋值给编码输出，即可实现对&O&进行&01&编码。
&1&编码的实现：在原始时钟信号的二分频信号的上升沿对m序列进行检测，如果其值为&1&，用表达式statel&=statel X0R m_buff(O)对&1&的奇偶进行记录;在原始时钟的下降沿，将statel的值赋给编码输出即可实现对&1&的&00&，&11&交替编码。
其中：m_test：产生的m序列;
MUX_DT：CMI编码输出;
MUX_CLK：原始时钟。
3 仿真结果
在Max+PlusⅡ平台下对CMI编码进行编译和仿真，最后得到CMI编码仿真结果。图2是CMI码编码波形图。
在时钟MUX_CLK驱动下工作，m_test是产生的m序列1011100，MUX_的DT为CMI编码输出，可以看到，编码为01，有一定延时，但编码完全正确。
4 结语
该设计详细介绍了基于CPLD的CMI编码的实现方法。提出利用原始信号的二分频后的信号求非赋值给编码输出，得到&0&的编码，利用缓存对&1&的个数进行记录，而对&1&进行编码的编程思路，利用VHDL进行程序设计实现，在Max+PlusⅡ平台下对设计结果进行仿真，结果完全正确。
实践表明，运用CPLD实现CMI编码具有软件开发周期短、成本低、执行速度高、实时性强、升级方便等特点，而且可以把该电路和其他功能电路集成在同一块CPLD/FPGA中，减少了外接元件的数目，提高了集成度，而且有很大的编程灵活性，很强的移植性，因此有很好的应用前景。
德州仪器（TI）
版权所有 & 深圳华强聚丰电子科技有限公司
电信与信息服务业务经营许可证：粤B2-
