飞碟、磁能、反重力讲座 

《介绍┅个简单实用的脉冲最简单的延时电路》 

在磁能自由能的研究中经常会碰到要使用各种可以改变脉冲的宽窄、位置等等的，方便可靠、簡单实用的电路下面就是一个你可能会用到的咚咚。

先看图一中左面的电路（a）该电路由三个反相器，一个电容C和一个电阻R组成。電路的延迟时间由RC的时间常数T决定：T=RCR和C的值越大，脉冲的延迟时间越长

右面的图波形(b)的含义是：

Ui是输入的脉冲信号，从电路（a）的左邊进入

UA是这个信号经过第一个反相器后在电路（a）中A点的波形，可以看到脉冲的相位已经被颠倒了反相器之所以叫反相器，就是因为咜可以把脉冲的相位颠倒过来

UD是信号脉冲经过第二个反相器，和电容、电阻的迟滞作用后在电路（a）中D点形成的波形可以看到脉冲已經明显变形了。

Uo是变形的波形经过第三个反相器后在电路（a）的终端被整形、延迟后的脉冲波形。

(刘注：这个电路和磁能讲座（18）中介紹的CD4093的正边缘触发脉宽调整电路配合使用可取得很好的效果，可相对一个基准脉冲方便的移动脉冲的位置并调整脉冲的宽窄)

最后，如果需要可以让被延迟并被反相的脉冲波形Uo，再经过一个反相器将相位重新正过来以和输入波形的相位一致。

在具体的操作中电路中使用的器件可以是6反相器CD4069，或类似的集成芯片CD4069的引脚排列见下图。

图三  是实物集成电路CD4069引脚排列顺序图

  图四  是另一种不同封装形式的芯爿引脚排列顺序相同

图五  是反相器符号。

所有此类集成电路芯片的引脚排列都和图三一样印刷字体正面左下方第一个脚是脚1，而左上方第一个脚是芯片最后一个脚

集成芯片CD4069的电压使用范围很宽，是3~15V芯片的第14脚VDD 是芯片电源正极，第7脚Vss 是芯片电源负极1、3、5、9、11、13引脚為6个独立的反相器的输入端，2、4、6、8、10、12引脚为6个反相器的输出端下面是这个延迟电路的完整具体的接线图，属于老夫发明的一种速成儍瓜电路

图中Vin是信号输入端，Vout是信号输出端电阻R可以是一个100K的可变电阻，电容C的容量要根据频率和需要选择（使用的频率越高C的容量越小）。

注意所有不使用的反相器的输入端（输出端不用管）都不能悬空，如图六所示要接电源负极，也就是第7脚Vss（说的清楚一些，在这个延迟电路中只需要使用3-4个反相器而芯片中总共有6个反相器，剩下不用的反相器的输入端注意一定不能悬空要可靠接地或接電源负极）

另外，如是cmos芯片要注意防静电，如使用电烙铁直接焊接芯片要使用带地线的烙铁，或关断电源再焊接初学者最好使用带插座的芯片，焊好插座后再将芯片插上。电路制作完成后应在双踪示波器上调整波形，观察检测效果