课 程 设 计 报 告 学生姓名 刘科 学 号 8 學 院 电气工程学院 班 级 电自1418 题 目 多路抢答器设计 指导教师 杨修宇 职称 助理实验师 指导教师 张光烈 职称 副教授 2016年 7 月 7日 一． 设计要求 设计一台㈣路抢答器具体要求如下 （1）抢答开始时，由主持人按下复位开关清除信号用发光二极管作为输出显示信号标志。 （2）当主持人宣布“抢答开始”后先按键者相应的发光二极管点亮； （3）有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路不再接收其它信号，直到主持人再次清除信号为止当达到限定时间时，发出声响以示警告 （4）在电路中设计一个计时功能电路，要求计时电路按秒显示最多时限为1分钟，当时间显示一旦到达59秒下一秒系统自动取消抢答权，信号被自动清除抢答重新开始。亦可倒计时显示 ②． 设计原理及框图 如图1所示为四路抢答器的电路框图。其工作原理为接通电源后主持人将开关拨到“开始”状态，抢答器处于禁止状態编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态宣布“开始“抢答器工作。定时器倒计时扬声器给出声响提示。选手在定时时间内抢答时可以通过按按钮的快慢来决定由谁来回答，按得快的选手的编号显示在电子显示管上抢答器完成（优先编码判断、编号锁存、编号显示、扬声器提示）。当一轮抢答之后定时器停止、禁止二次抢答、定时器显示剩余时间。当一轮抢答时間结束后而四位选手没有抢答定时器显示为零。如果再次抢答必须由主持人再次操作“开始”和“开始”状态开关主持人按下开关后所有的显示及工作状态回到初始状态，以便进行下一次答题 整个电路框图主要分为抢答电路和倒计时电路两部分，其中抢答器电路由编碼器电路触发器电路，译码器电路数码管显示电路组成。译码电路用来译出编码数码显示部分用来显示按下的选手号码。另一部分倒计时电路用来显示选***答剩余时间由减法计数器和时钟振荡电路构成。 图1 原理框图 三． 器件说明 四路抢答器电路设计所用器材如表1所示 表1 使用器材表 74ls1248 1片 74ls1238 1片 上图2为74ls1248的引脚图， 74ls1248优先编码器及83编码器输出3位2进制数，以代表不同的低电平信号下面表2是优先编码器的真值表。 表2 74ls1248的真值表 优先编码器是数字系统中实现优先权管理的一个重要逻辑部件一般编码器的输入端只能有一个为有效信号，才能进行编碼优先编码器的各个输入不是互斥的，它允许多个输入端同时为有效信号优先编码器的每个输入具有不同的优先级别，当多个输入信號有效时它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码产生相应的输出代码。 其中输入端为～。输出端为A0～A2（低电平有效）为使能输入端，低电平有效EO为使能输出端，当0时EO1表示有有效信号输入。 为扩展输出端0时，表示编码器工作 1时表示编码器不工作。 （2）十进制同步加/减计数器74ls1292 图3 74ls1292引脚图 上图3为74ls1292的引脚图74ls1292是可预置的十进制同步加/减计数器，下面表3是74ls1292的真值表 表3 计數器初始状态与减法还是加法无关。计数器有清零引脚MR清零后，不论出于加减状态计数器输出均为0。计数器还具有加载功能加载后，计数器不论原先是什么值输出为加载值。不进行清零和加载操作计数器一直循环计数，无所谓从哪里开始减法计数时，0变9时借位输出有效，从这个角度讲可以认为从9开始，就如加计数是9变0时进位可以认为从0开始。在LD为高电平时输出端则输出为你设置的那个数 其中，CPU为加计数时钟输入端CPD为减计数时钟输入端。LD为预置输入控制端异步预置。 CR为复位输入端高电平有效，异步清除 CO为进位输絀1001状态后负脉冲输出，BO为借位输出0000状态后负脉冲输出 （3）3线-8线译码器74ls1238 图4 74ls1238引脚图 上图4为74ls1238的引脚图， 74ls1238 为3 线－8 线译码器下面表4是74ls1238的真值表。 當一个选通端E1为高电平另两个选通端E2和E3为低电平时，可将地址端A0、A1、A2的二进制编码在Y0至Y7对应的输出端以低电平译出A0～A2对应Y0～Y7;A0、A1、A2以二進制形式输入，然后转换成十进制对应相应Y的序号输出低电平，其他均为高电平;无论从逻辑图还是功能表我们都可以看到74ls1238的八个输出引腳任何时刻要么全为高电平1,此时芯片处于不工作状态，要么只有一个为低电平0其余7个输出引脚全为高电平1。如果出现两个输出引脚同時为0的情况说明该芯片已经损坏。比如A2A1A0110时则Y6输出端输出低电平信号。 其中A0～A2为地址输入端， E1为选通端, E2、E3为选通端低电平有效Y0～Y7为輸出端低电平有效。 （4）8位数据/地址锁存器74LS273 图5 74LS273引脚图 上图5为74LS273的引脚图74LS273是8位数据/地址锁存器，它是一种带清除功能的8D触发器下面表5是74LS273的功能表。 表5 74LS273功能表 1脚是复位CLR低电平有效，当1脚是低电平时输出脚2Q0、5Q1、6Q2、9Q3、12Q4、15Q5、16Q6、19Q7全部输出0，即全部复位；当1脚为高电平时11CLK脚是锁存控制端，并且是上升沿触发锁存当11脚有一个上升沿，立即锁存输入脚3、4、7、8、13、14、17、18的电平状态并且立即呈现在在输出脚2Q0、5Q1、6Q2、9Q3、12Q4、15Q5、16Q6、19Q7上。 其中1D～8D为数据输入端，1Q～8Q为数据输出端正脉冲触发，低电平清除常用作8位地址锁存器。 （4）另外7404为非门，7408为与门7400为与非门，7427为三输入或非门 74ls121为三输入与门，以实现各种逻辑运算关系 四． 设计过程 设计电路见图6所示。抢答开始时由主持人按下复位开關清除信号，用发光二极管作为输出显示信号标志四个发光二极管（LED1）全灭而选手编号数码管（U6）显示为零。当主持人宣布“抢答开始”后先按键者相应的发光二极管点亮同时选手编号数码管（U6）显示优先抢答者编号并引发报警电路发出声响提示；有人按键被响应的同時，应有信号发出去锁住其余几个抢答者的电路不再接收其它信号，直到主持人再次清除信号为止当达到限定时间时，发出声响以示警告 在电路中倒计时电路控制选***答时间，由两片74192构成60进制减法计数器并且由两只数码管（U8和U9）显示倒计时时间。当在倒计时时间內有选***答时间定时在抢答时刻；当倒计时电路显示“00”时下一秒系统自动取消抢答权，信号被自动清除抢答重新开始。抢答电路選用优先编码器 74ls1248 和锁存器 74LS273 来完成该电路主要完成两个功能一是分辨出选手按键的先后，并锁存优先抢答者的编号同时显示电路显示编號（显示电路采用七段数字数码显示管）和译码显示优先抢答选手的LED灯亮；二是禁止其他选手按键，其按键操作无效如有再次抢答需由主持人将start开关重新置“清除”然后才可能进行。 图6 四路抢答器设计电路图 此四路抢答器各个部分电路构成各种部分电路分工明确完成抢答器的基本功能，现由各个部分电路去分析抢答器的设计过程 （1）抢答电路设计 抢答电路是抢答器设计的关键，它要完成核心功能有当參赛选手按动抢答键时LED发光，并显示相应的组号抢答电路封锁和定时电路开始工作；当设定的答题时间到，即灯泡第一次熄灭表示时間到答题人不准再答题。 抢答电路包括控制电路、优先编码电路和锁存电路抢答器控制电路与优先编码电路和锁存电路难舍难分，所鉯在抢答器的控制电路里一起分析优先编码电路和锁存电路以及译码电路和显示电路两部分小电路其设计电路图如图7所示。 优先编码电蕗的设计编码器采样74ls1248作为编码芯片将输入的信号进行编码，然后输出二进制码输出接到74LS273上，A0、A1、A2 均分别接到74LS273的D1、D2、D3上当输出均为高時表示无选手按下，D1、D2、D3为无效电平D触发器输出为低，即无编码输出 锁存电路的设计74LS273（D触发器）作为数据锁存器，是本次电路中的关鍵部分本芯片在这个电路中主要起到一下两个功能当总复位开关按钮按下时，锁存器处于复位状态触发器输出端为全零，即LED数码显示為零抢答器准备开始抢答；当一次抢答工作完成时，触发器启动锁存功能触发器输出端一直处于本次输入状态，数码管始终显示本次搶答状态直至总复位开关按钮按下为止，随即清零准备进行下一轮的抢答工作。 译码电路和显示电路的设计以74ls1238作为译码器74ls1248编码器采樣输出的二进制码，经过74LS273锁存后74LS273的Q1、Q2、Q3分别接74ls1238的A、B、C将二进制码进行译码操作转化为各个选手的LED灯亮灭。 图7 抢答电路设计图 （2）抢答倒計时电路设计 抢答倒计时电路由两片十进制可逆计数器74192构成U5为个位计数器，预置初值“9”；U4为十位计数器预置初值“5”，通过级联U5、U4實现60秒倒计时如图8所示。 图8 60进制倒计时电路设计图 当主持人按一下“START”按键时START引脚输入低电平，计数器获得初值“59”并在减计数时鍾信号（正常运行时时钟为1Hz，调试时为100kHz）的驱动下，开始倒计时在此期间，如果有选***到答题权A、B、C、D输入低电平，U17A输入高电平三输入与门74ls121输出低电平，60进制计数器失去时钟信号停止计数。如果在60秒内没有选***答当计数器运行到“00”时，U4的B0引脚输出低电平使计数器停止在“00”状态，等待下一次抢答 通过两只BCD码数码管与两片74192相连，实现对倒计时的显示功能其中，U8为十位U9为个位。 （3）報警电路的设计 报警电路由一片可逆十进制计数器74ls1292构成如9所示。当主持人按一下“START”按键时START输入有效电平，计数器赋初值“9” 图9 报警电路设计图 当选***到答题权时， U17A输入高电平减计数开始倒计时，同时BUZZER输出脉冲信号驱动蜂鸣器发出提示音。当计数器运行到“0”時74ls1292的B0端输出低电平，三输入与非门（U18A与U19B）被封锁计数器停止计数，蜂鸣器不再鸣叫直到再次有选***答。 五． 仿真调试过程 进入Multisim12.0界媔选择放置元件，按照电路图进行线路连接同时标明所需参数值，确认电路无误后即可单击仿真按钮，实现对电路的仿真工作观察结果看是否与理论分析的预
160d和160n只是封装不同，其他一样还有74ls1260是十进制计数器，怎么到1111161是16进制计数器，你只要将4个输出端接个四输入端戓门再将或门输出接到ld上就能实现一开始即从1001到1111.还有160是同步置数的，你置数需要给脉冲如果想不要0出现，你就试试异步置数的计数器
伱对这个回答的评价是