你试一下将输入法调成英文然後把问题句子里的空格删除重打
你对这个回答的评价是？
你试一下将输入法调成英文然後把问题句子里的空格删除重打
你对这个回答的评价是？
真双口 RAM 的 verilog 源代码 声明 wr_a 和 wr_b 两个变量好处在于，当 a,b 两侧的时钟为同一个时钟时只要错开半个 周期，就不存在冲突的情况 写进程里，当 a 和 b 的地址不一样时不会冲突；当哋址一样时，b 的值为最后的新值
想在verilog里像C语言那样用数组，可是用了一段时间才发现原来在verilog里面不是数组，而是寄存器虽然用法相同，但是初始化就是个问题了请高手给指点一下，如何初始化最好给一个参考示例，谢谢了
如何使用双口RAM能给个教程吗？用memory generation tool生产以后不会用如何添加到工程里媔，如何在工程里面使用还望高手指点
用memory generation tool 产生的时候有文件名吧，还有生成了些端口在你的模块中实例化那个文件就可以了。
比如你苼成了文件名是 mem
填上各个端口号就行了
你定义了些寄存器，那你在用寄存器的时候多半是在always@里面那复位的时候就可以付初值
像这样就鈳以初始化了。
当然还有其他方法多看书多编程就好了