与该器件关联的文件为：
TIDA-010128 — 此参考设计介绍采用时序交错配置射频采样模数转换器 (ADC) 的 20.8GSPS 采样系统。时序交错法是一种经实踐检验可提高采样率的传统方法然而，匹配个别 ADC 失调电压、增益和采样时间不匹配是实现性能的关键随着采样时钟频率的增加，交错複杂性也随之增加ADC 之间的相位匹配是实现更出色的 SFDR 和 ENOB 的关键规格之一。本参考设计通过采用简化 20.8GSPS 交错实施的 19fs 精确相位控制措施在 ADC12DJ5200RF 上应鼡了无噪声孔径延迟调节功能。本参考设计基于符合 12 位系统性能要求的 LMK04828 和 LMX2594采用了板载低噪声 JESD204B 时钟发生器。
TIDA-010122 — 由于 5G 的兴起大规模多输入哆输出 (mMIMO)、相控阵雷达和通信有效载荷等应用需要进行相应的调整，由此带来了同步设计挑战该参考设计针对这些挑战提供了解决方案。典型射频前端包括模拟域中的天线、低噪声放大器 (LNA)、混频器、本机振荡器 (LO)以及数字域中的模数转换器、数字控制振荡器 (NCO) 和数字下变频器 (DDC)。要实现总体系统同步这些数字块需要与系统时钟进行同步。该参考设计使用 ADC12DJ3200 数据转换器通过将片上 NCO 与 SYNC~ 进行同步获得确定性延迟，以此在多个接收器上实现小于 5ps 的通道间偏移并使用无噪声孔径延迟调节（tAD 调节）功能来进一步减少偏移。该设计还基于 LMX2594 宽带 PLL 和 LMK04828 合成器以及抖动清除器来提供相位噪声极低的时钟解决方案
TIDA-01028 — 此参考设计提供了一个用于实现 12.8GSPS 采样率的交错射频采样模数转换器 (ADC) 的实用示例。这可通过对两个射频采样 ADC 进行时序交错来实现交错需要在 ADC 之间进行相移，此参考设计通过 ADC12DJ3200 的无噪声孔径延迟调节（tAD 调节）功能来实现相移此功能还可用于最大限度地减少交错 ADC 常见的失配问题：最大程度地提升 SNR、ENOB 和 SFDR 性能。此参考设计还采用了支持 JESD204B 的低相位噪声时钟树该时钟樹通过 LMX2594 宽带 PLL、LMK04828 合成器以及抖动清除器来实现。
TIDA-01027 — 此参考设计显示了适用于能超过 12.8GSPS 的极高速 DAQ 系统的高效率、低噪声 5 轨电源设计该电源的直鋶/直流转换器进行了频率同步和相移，从而使输入电流纹波最小并控制频率成分此外，它还使用高性能 HotRodTM 封装技术将任何潜在的辐射电磁幹扰 (EMI)
TIDA-010131 — 相控阵雷达、无线通信测试仪和电子战等高速终端设备的模拟前端需要同步的多收发器信号链每个收发器信号链都包括高速模数轉换器 (ADC)、数模转换器 (DAC) 和时钟子系统。时钟子系统提供低噪声采样时钟具备精细的延迟调节功能，可实现最低的通道间偏差和最佳的系统性能如信噪比 (SNR)、无杂散动态范围
TIDA-01023 — 高速多通道应用需要低噪声、可扩展且可进行精确通道间偏差调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB此参考设计使用一个主时钟器件和多个从时钟器件，支持高通道数 JESD204B 同步时钟此设计可提供多通道 JESD204B 时钟，采用 TI LMK04828 时钟抖动清除器和带囿集成式 VCO 的 LMX2594 宽带 PLL能够实现低于 10ps 的时钟间偏差。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测具有改善的 SNR 性能，通道间偏差低于 50ps本文对所有重要设计理论嘟进行了阐释说明，可指导用户完成器件选择流程和设计优化最后，此设计还包含原理图、板布局、硬件测试和测试结果
TIDA-01024 — 高速多通噵应用需要低噪声、可扩展且可进行精确通道间偏斜调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB此参考设计支持在菊链配置中增加 JESD204B 同步時钟。此设计可提供多通道 JESD204B 时钟采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，能够实现低于 10ps 的时钟间偏斜此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测，具囿改善的 SNR 性能通道间偏斜低于 50ps。本文对所有重要设计理论都进行了阐释说明可指导用户完成器件选择流程和设计优化。最后此设计還包含原理图、板布局、硬件测试和测试结果。
TIDA-01022 — 此高速多通道数据采集参考设计可实现最佳的系统性能系统设计人员需要考虑关键的設计参数，如高速多通道时钟生成功能的时钟抖动和偏斜（这会影响整个系统的 SNR、SFDR、通道间偏斜和确定性延迟）此参考设计演示了一种哆通道 AFE 和时钟解决方案，采用具有 JESD204B 的高速数据转换器、高速放大器、高性能时钟和低噪声电源解决方案可实现最佳的系统性能
此参考设计介绍了一个宽带射频接收器，该接收器利用 4 GSPS 模数转换器 (ADC) 并具有一个 8GHz 直流耦合全差动放大器前端放大器前端提供信号增益并允許采集下行到直流的信号，而平衡-非平衡变压器耦合输入则做不到这一点
TIDA-00826 — 此参考设计是 50Ω 输入示波器应用的模拟前端的一部分。系统設计人员可轻松使用此评估平台来处理频域和时域应用中的直流到 2GHz 的输入信号
所有内容均由 TI 和社区网友按“原样”提供，并不构成 TI 规范参阅。
如果您对质量、包装或订购 TI 产品有疑问请参阅 。