摘要：针对某信号处理机中的最高速ADCA/D转换器（ADC）的应用利用数字信号处理机的硬件平台，采用纯正弦信号作为输入信号用数字信号处理器（DSP）控制采样，并将A／D转换後的数据存储进行FFT变换，进而来分析ADC的信噪比及有效位数该测试方法具有全数字、可编程、精确度高等优点，是较为先进的测试方法

目前的实时信号处理机要求ＡＤＣ尽量靠近视频、中频甚至射频，以获取尽可能多的目标信息因而，ＡＤＣ的性能好坏直接影响整个系统指标的高低和性能好坏从而使得ＡＤＣ的性能测试变得十分重要。

ＡＤＣ静态测试的方法已研究多年国际上已有标准的测试方法，但静态测试不能反映ＡＤＣ的动态特性因此有必要研究动态测试方法。动态特性包括很多如信噪比（ＳＮＲ）、信号与噪声＋失真の比（ＳＩＮＡＤ）、总谐波失真（ＴＨＤ）、无杂散动态范围（ＳＦＤＲ）、双音互调失真（ＴＴＩＭＤ）等。本文讨论了利用数字方法对ＡＤＣ的信噪比进行测试计算出有效位数，并通过测试证明了提高采样频率能改善ＳＮＲ相当于提高了ＡＤＣ的有效位数。在本系统中使用了ＡＤ９２２４它是１２ｂｉｔ、４０ＭＳＰＳ、单５Ｖ供电的流水线型低功耗ＡＤＣ。

传统的动态测试方法是用高精度ＤＡＣ来重建ＡＤＣ输出信号然后用模拟方法分析（如图１所示）。但这样的测试方法复杂、精度低、能测试的指标有限国外从２０世紀７０年代起研究用数字信号处理技术对ＡＤＣ进行动态测试，主要方法有正弦波拟合法[１]、ＦＦＴ法[２～３]、直方图法[４]等而国内这方面的研究则刚刚起步。

本文介绍的测试系统是利用作者开发的数字信号处理机中的ＤＳＰ及其仿真系统来进行数据的采集、存储、处理忣显示从而构成可编程、数字化的ＡＤＣ性能测试系统。

在该信号处理机中首先采用两路ＡＤＣ进行Ｉ、Ｑ正交采样；然后用ＤＳＰ並行系统进行数据的ＦＦＴ运算、求模以及恒虚警处理；最后将结果通过并口传给笔记本电脑进行显示。实时信号处理机原理框图如图２所示其中，ＤＳＰ芯片是ＡＤＳＰ２１０６０主频为４０ＭＨｚ。它可以通过ＪＴＡＧ接口与ＰＣ机相连ＰＣ机上运行ＤＳＰ的在線仿真软件，能够实时地控制ＤＳＰ的运行并将处理结果以数据或图形的方式显示或存储起来。

前面讲过过去对ＡＤＣ进行测试是用模拟方法(如图１)，并且需要高性能的Ｄ／Ａ转换器现在则利用计算机进行数字信号处理，可以实现数字化的测试现取处理机中的一路ＡＤＣ搭建测试系统，如图３所示

在本测试系统中，使用信号发生器产生单频正弦信号ｆ＝１．８６２５ＭＨｚ。采样频率ｆｓ由可編程逻辑器件（ＥＰＬＤ）产生可产生的采样时钟频率为３．７２５ＭＨｚ和７．４５ＭＨｚ两种，可对正弦信号进行整数倍采样（２倍和４倍）这里将正弦信号采样数据取为２５６个来进行处理。

对于理想的ＡＤＣ来说在奈奎斯特带宽内的噪声电压有效值可表示为ｑ／根号12。ｑ表示最低位码的权值即ＡＤＣ的量化电压，该值与输入信号的幅度和频率无关对于一个满度的正弦波输入信号，理论上嘚信噪比(ＳＮＲ)可表示为：

ＳＮＲ＝６．０２Ｎ＋１．７６ｄＢ＋１０ｌｇ（ｆｓ／２Ｂ） （１）