您对此产品的咨询信息已成功发送给相应的供应商请注意接听供应商***。

- 仅需5.7 ns的管脚到管脚延迟

- 优化的架構进行有效的逻辑综合

- 无铅适用于所有的软件包

- 可选施密特触发输入（每针）

- 无与伦比的低功耗电源管理

- 与宏蜂窝控制全局信号选项

跨功能产品100％长期可路由

- 漏极开路的线或与LED输出选项

- 可选的总线保持，三态或弱上拉的

- 对未使用的I / O的可选配置的理由

高性能低功耗的应用。这

借积蓄力量以高端通信设备

和高速向电池供电的设备。由于低

功率的待机和动态操作中整个系统的可靠性

该装置包括16个功能模块間的CON-

通过低功耗先进的互连矩阵（ AIM ）连接的。

AIM的饲料40真实和补充输入到每个

功能块功能块由一个40 56的

其中含有大量的P-长期PLA和16个宏单元

配置位，可以为组合或注册

此外这些寄存器可以在全球范围内复位或预置

并配置为D或T触发器或用作D锁存器。那里

还有多个时钟信号全球和夲地产品

长期的类型，在每个宏单元进行配置输出引脚

配置包括压摆率限制，总线保持引体向上，

漏极开路输出和可编程的理由施密特触发器

输入可基于每个输入引脚上。除了stor-

荷兰国际集团宏单元的输出状态宏蜂窝寄存器可

时钟可在全球或功能块的基础。

三个全局時钟可用于所有的功能块

一个同步时钟源宏单元寄存器可

单独配置多达电源零个或一个国家。

全局置位/复位控制线也可用于asynchro-

nously设置或运行期间重新选择的寄存器

额外的本地时钟，同步时钟使能 asynchro-

知性置位/复位和输出使能信号，可形成

通过对产品条款每个宏单元或每个功能

┅个双边沿触发器的功能也可以在每个巨

rocell基础此功能允许高性能同步的

基于较低的时钟频率运行常识，以帮助

降低装置的总功率消耗

電路也被列入到把一个外部

提供的全局时钟（ GCK2 ）由八个不同的选择。

这奇数和偶数的时钟频率产生鸿沟

使用的时钟分频（ 2部）和双边沿

觸发器给出所得CoolCLOCK特征。

的DataGate是这样一种方法来有选择地禁用的输入

CPLD的是在某些时间点不感兴趣。

?2005 Xilinx公司保留所有权利所有Xilinx商标，注册商標专利和网站上列出的

所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更恕不另行通知。