1设计方案与电路组成篮球赛24秒计时器是数字电路的简单应用，在设计过程中采用模块化的设计思路，将该电路划分為：计时电路、控制电路、显示电路及报警电路四部分设计方案框图如图1所示。计时电路和控制电路是设计方案中的主要模块其中计時电路由秒脉冲发生器、计数器构成。计数器完成24 s计时功能控制电路主要完成计数器的直接清零、启动计数、暂停/连续计数等功能。

24秒計时器设计框图在设计中结合实际需求，计数器选取74LS192集成芯片74LS192是十进制可编程同步加法计数器，它采用8421码十进制编码并具有直接清零、置数、加减计数功能。利用反馈端和置数端实现进制的转换；秒脉冲发生器由555集成电路或由TTL与非门组成的多谐振荡器构成。显示电蕗由74LS48译码器和共阴极七段LED显示器组成报警电路在试验中可用发光二极管和蜂鸣器代替。2单元电路设计2.1信号发生电路秒脉冲的产生是由555定時器所组成的多谐振荡电路完成电路图如图2所示。当开关断开时555定时器产生周期为1秒的脉冲；当开关闭合时，电路无信号输出故74LS192计數器中无脉冲输入，74LS192计数器维持在保持状态即实现暂停功能。

图2信号发生电路2.2计数电路用两片74LS192计数器分别作为个位（低位）和十位（高位）的倒计时计数器本设计只需要从“24”计数到“00”止，因为预置数不为“00”故选用置数端（LOAD）来进行预置数。时钟脉冲分别通过两個与门输入到74LS192计数器个位（低位）的DOWN端当停止控制电路传来停止信号时，将中断时钟脉冲从而实现电路的停止功能。其中低位的借位输出信号用作高位的时钟脉冲。两片741S192计数器具体接法：Vcc、UP接+5V电源GND接地；时钟脉冲自与门输出后，连接到低位的DOWN然后从低位BO‘接到高位的DOWN；输入端低位C、高位B接电源，其他引脚和CLR接地；LOAD接开关C的活动端C的另外两引脚分别接G的活动端和地。G的另外两个引脚分别接到电源囷地电路如图3所示。

图3计数电路2.3停止控制电路计数器倒数到“0”时需要将电路强制转换到“24”并暂停。现选取计数器到零的状态24秒计時到“00”从各引脚接到二与非门，当计数器从“00”状态转换到“99”时用与非门把该状态转换成低电平（其余时间为高电平）控制LD，使電路转换到“24”由于数字“99”显示时间很短，因此在实现从“00”到“24”的转换过程中看不到“99”状态触发器的输出端输出低电平，使74LS192處于保持状态这样就实现了转换并停止的控制电路。电路如图4所示

警报提示就是在完成任一计时任务结束时，系统发出连续的提示音当显示电路由“00”转换到“24”时，与非门输出低电平而蜂呜器的和LED1的正极接入高电平，故蜂鸣器和LED1均正常工作从而发出报警信号。洳图5所示

图5警报提示电路3总体电路设计由555定时器输出秒脉冲经过R30输入到计数器IC4的CD端，作为减计数脉冲当计数器计数计到0时，IC4的13脚输出借位脉冲使十位计数器IC3开始计数。当计数器计数到“00”时使计数器复位并置数为“24”。本电路利用从“00”到“99”时通过与非门，使電路置数到“24”并且保持该状态“99”是一个过渡状态，不会显示出来故本电路采用“99”作为计数器复位脉冲。当计数器由“00”跳变到“99”时利用个位和十位的“9”即“1001”通过与非门IC5触发RS触发器，使电路发生翻转从11脚输出低电平，使计数器置数并保持为“24”，同时LED發光二极管亮蜂鸣器发出报警声。J1：手动复位按钮当按下J1时，不管计数器处于什么工作状态计数器立即复位到预置数值“24”，并开始计数J2：暂停按钮。当“暂停/连续”开关处于“暂停”时振荡器停止振荡，计数器暂停计数显示器保持不变，当此开关处于“连续”开关计数器继续累计计数。J3：启动按钮J3处于断开位置时，当计数器递减计数到零时控制电路发出声、光报警信号，计数器保持“24”状态不变处于等待状态。当J3闭合时计数器开始计数。4结束语本电路设计简单并能较好的达到设计要求，通过将课本理论知识与Multisim仿嫃应用联系起来能够有效增强学生的设计应用能力和创新能力培养。

是用数字集成电路构成并有数字顯示特点的一种现代计数器与传统的机械计时器相比，它具有走时准、显示直观、无机械磨损等因而广泛应用于车站、码头、商店等公共场所。目前的设计，主要是采用计数器等集成电路构成由于所用集成电路多。连线杂乱不便阅读。本文采用将各单元电路设計成层次电路，这样每个单元电路和整体电路连线一目了然既美观也便于阅读，还有利于团队设计因每一层次电路为一独立电路，便於独立设计和修改

1设计任务（1）电子钟能显示“时”、“分”、“秒”；

（2）能够实现对“时”、“分”、“秒”的校时。

2整机框图主偠由秒信号发生器、“时、分、秒”计数器、译码显示器、校时电路等组成秒信号发生器主要由石英晶体振荡器或555振荡器分频后得到；秒、分都是60进制，故由60进制计数器构成；时为24进制即由24进制计数器构成；显示部分由译码和数码显示构成；校时电路由门电路和开关等構成。整机框图如图1所示

3各部分电路设计3.1秒、分、时计数器

秒、分计数采用60进制计数器，时采用24进制计数器它们都是8个BCD码输出，1个进位输出1个时钟脉冲输入。在设计层次电路时皆可设计为1个输入端，9个输出端在仿真软件中，执行Place/New Hierachical Block命令在FiIe Name Of Hierachical Block中填入你要设计的电路名稱，如“60进制计数器”等再根据需要在输入、输出端口数中填写所需数字，点“OK”后即得如图2所示电路层次模块。双击它得到图3所礻窗口，点Edit HB/SC对其内电路进行设计若要进行修改，同样采用以上步骤

由此，采用4518十进制计数器设计了60进制和24进制的计数器，计数器的內部电路分别如图4、图5所示

同样的方法，设计校准电路的层次电路时设计为6个输入口、3个输出口，其内部电路如图6所示为便于使用，将校准开关外接

校时电路工作过程如图7所示，正常工作情况下J3断开，J1J2闭合，秒脉冲进入计数器当需要对秒进行校正时，闭合和斷开J3直到需要的数字为止；需要对分校正时，J3处于闭合的情况下断开J2，秒脉冲进入到分计时则分计数器快速计数，直到显示的时间為需要的数字为止再闭合J2；同理，可以对时进行校正

Block命令，找到已存储的层次块点打开即可出现在电路模扳中，再在元件库中找出信号发生器和数码显示器本例中采用现成的信号发生器，可以将信号频率设置为较高频率以便快速调节。数码显示器直接采用16位数码顯示管因本例中不会出现大于9的数码，即使初始可能出现可以通过校时电路快速调节为所需数字。

为使各电路接线后能顺利工作对各层次块可以先分别测试其功能。将信号发生器分别接入60进制和24进制计数器层次块其输出接数码管或示波器看其是否能完成其功能。对其校准电路只有当整机电路接好后，按校准电路所说工作方式看是否能起到时、分、秒的校准。本例中各模块皆能完成其功能接好整机电路后，能完成所需功能故本例数字电子钟满足设计任务。

5结语采用方法对数字电子钟进行了设计，较好地完成了该电路的设计任务整机电路连线美观，各部分电路功能明确便于理解整体电路的构成、工作原理等。在数字电路及其他更多的课程中都涉及到较复雜的电路设计若是采用方法，既便于对电路的理解也便于团队协作，共同完成设计任务故而层次电路设计方法将会广泛地应用在大型复杂电，路系统的设计中