冯诺依曼提出“存储程序”原理即把程序本身当作数据来对待，程序和该程序处理的数据用同样的方式储存以此为基础的计算机称为冯诺依曼机。特点：
①计算机由運算器,控制器,存储器,输入和输出五部分组成
②指令和数据以同等的地位存放于存储器内,并可按地址寻访
③指令和数据均用二进制数表示
④指令由操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置
⑤指令在存储器内按顺序存放
⑥机器以运算器为中心,输入输出设备与存储器间的数据传送通过运算器完成
 冯·诺依曼理论重要的两点是：程序存储、二进制。

计算机的性能指标 吞吐量：单位时间内的数据输入输出数量

响应时间:从事件开始到事件结束的时间,也称执行时间
主频:CPU工作主时钟的频率
CPU时钟周期:机器主频的倒數

进制转换整数转换 十进制转二进制：十进制数除2取余法即十进制数除2，余数为权位上的数得到的商值继续除2，依此步骤继续向下运算直到商为0为止

二进制转十进制：把二进制数按权展开，相加即得十进制数（当前位后有多少位就是2的多少次方）

小数转换 十进制小數转二进制：小数部分乘以2，取整数部分依次从左往右放在小数点后直至小数点后为0。

二进制的小数转十进制：从小数点后开始第一位是2的-1次方，依次乘以2的负一次方2的负二次方，2的负三次方等累和。

在计算机中采用4位二进制码对每个十进制数位进行编码.4位二进制碼有16种不同的组合,从中选出10种来表示十进制数位的0～9,用,…,1001分别表示0,1,…,9,每个数位内部满足二进制规则,而数位之间满足十进制规则,故称这种编碼为“以二进制编码的十进制(binary coded decima1,简称BCD)码”

相对于一般的浮点式记数法，采用BCD码既可保存数值的精确度，又可免去使电脑作浮点运算时所耗费的时间8421 BCD码是最常用的BCD码。

到9、标点符号 以及在美式英语中使用的特殊控制字符。

原码、反码和补码 原码：机器数的最高位为符号位,0表示正数,1表示负数,数值跟随其后,并以绝对值形式给出.这是与真值最接近的一种表示形式如2的原码是，-2的原码是

反码：反码的表示方法是:正数的反码是其原码本身；负数的反码是在其原码的基础上，符号位不变其余各个位取反。
补码：补码的表示方法是:正数的补码就昰其原码本身；负数的补码是在其原码的基础上符号位不变， 其余各位取反 最后+1。(即在反码的基础上+1)
为什么引入反码呢是为了引入補码。
为什么引入补码呢是为了方便负数计算，为了设计和实现方便计算机中的减法操作被加上一个负数替代，计算机中只有加法而沒有减法
另一点是在反码表示中，和都表示0,而0带符号是没有意义的所以在补码中，表示0,表示的是-128使用补码不仅仅修复了0的符号以及存在两个编码的问题， 而且还能够多表示一个最低数 这就是为什么8位二进制， 使用补码表示的范围为[-128

校验码CheckDigit 数据校验码是一种常用的帶有发现某些错误或自动改错能力的数据编码方法.其实现原理,是加进一些冗余码,使合法数据编码出现某些错误时,就成为非法编码。

奇偶校驗码：是奇校验码和偶校验码的统称. 它们都是通过在要校验的编码上加一位校验位组成
如果是奇校验加上校验位后,编码中1的个数为奇数個。如果是偶校验加上校验位后,编码中1的个数为偶数个
奇偶校验比较简单，无法检测出哪位出错.所以属于无法矫正错误的校验码
海明校验码：它的实现原理，是在m个数据位之外加上k个校验位从而形成一个m+k位的新的码字，使新的码字的码距比较均匀地拉大把数据的每┅个二进制位分配在几个不同的偶校验位的组合中，当某一位出错后就会引起相关的几个校验位的值发生变化，这不但可以发现出错還能指出是哪一位出错。
循环冗余校验码：检验原理实际上就是在一个p位二进制数据序列之后附加一个r位二进制检验码(序列)从而构成一個总长为n＝p＋r位的二进制序列；附加在数据序列之后的这个检验码与数据序列的内容之间存在着某种特定的关系。如果因干扰等原因使数據序列中的某一位或某些位发生错误这种特定关系就会被破坏。

内部存储器（内存）包括那些内容 内存一般分为只读存储器（ROM）和随机存储器（RAM）以及最强悍的高速缓冲存储器（CACHE），只读存储器应用广泛它通常是一块在硬件上集成的可读芯片，作用是识别与控制硬件它的特点是只可读取，不能写入随机存储器的特点是可读可写，断电后一切数据都消失这两者一起就构成了我们硬件上的内存条。

高速缓冲存储器就是数据交换的缓冲区（称作Cache）当某一硬件要读取数据时，会首先从缓存中查找需要的数据如果找到了则直接执行，找不到的话则从内存中找由于缓存的运行速度比内存快得多（接近CPU内部速度），故缓存的作用就是帮助硬件更快地运行缓解CPU和主存之間的速度差异。

高速缓存Cache的基本原理 Cache通常由两部分组成,快表和快速存储器.其工作原理是:处理机按主存地址访问存储器,存储器地址的高段通過主存-Cache地址映象机构借助查表判定该地址的存储单元是否在Cache中,如果在,则Cache命中,按Cache地址访问Cache.否则,Cache不命中,则需要访问主存,并从主存中调入相应数據块到Cache中,若Cache中已写满,则要按某种算法将Cache中的某一块替换出去,并修改有关的地址映象关系

CPU是指将运算器和控制器集成到一起组成的运算和控制系统。
微芯片上的集成管数目每3年翻两番.处理器的处理速度每18个月增长一倍