从下面的Timing summary来看流水线的频率最高、并行加法器次之，串行进位加法器再次超前进位加法器最慢。
按理论超前进位加法器应该比串行进位加法器快，此处为何出现这種情况原因未知。并行加法器因为使用加法符号实现的从RTL图上也可以看到，具体是用加法器实现的这个加法器是经过优化的，因此速度比较快
流水线因为减小了组合逻辑的延时，因此可以达到较高的运行频率（注意运行速度与响应速度是不同的概念）具体是通过緩存中间结果，从而分割组合逻辑实现流水线的
相应地，串行进位加法器组合逻辑时延较大因此速度较慢。
资源占用因为涉及到不同類型资源的比较不较复杂，此处不再分析
- 有符号数的加法，要进行符号位扩展；
- 对流水线加法注意最后一级是符号扩展，前几级是0擴展；
代码以及综合结果如下
8bit级联（即串行进位）加法器：
41 //级联加法器，本级的进位输出作为下一级的进位输入
观察负数、正数相加结果：
综合与静态时序报告分析
综合后RTL级电路：
仿真结果与级联加法器一致
仿真结果前两种加法器。
仿真结果与前三种加法器一致
RTL级电蕗图：