clock 采用Verilog HDL语言编写的多功能数字钟，包括四个 ：时间显示与设置、秒表、闹钟 VHDL-FPGA-
238万源代码下载-
&文件名称: clock
& & & & &&]
&&所属分类:
&&开发工具: VHDL
&&文件大小: 3028 KB
&&上传时间:
&&下载次数: 129
&&提 供 者:
&详细说明：采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置.-Using Verilog HDL language multi-functional digital clock, including the four functions: time display and settings, stopwatch, alarm clock, date display and settings.
文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉):
&&采用Verilog_HDL语言编写的多功能数字钟.part2.rar&&采用Verilog_HDL语言编写的多功能数字钟.part1.rar
&[]:不能解压或下载失败&[]:很好，推荐下载&[]:一般，勉强可用
&近期下载过的用户:
&&&&&&&&&&[]
&相关搜索:
&&&&&&&&&&
&输入关键字，在本站238万海量源码库中尽情搜索：
&[] - 基于vhdl的数字钟
有闹钟,秒表,时钟,日期等功能
秒表可以开始,暂停,清零,
时钟可以设置时间,
还可以设置日期
&[] - vhdl设计的简易数字钟，里面有报告的模板，设计思想，设计图，模块代码，简单易懂。
&[] - 功能：
（1）数字钟（2）数字跑表（3）调整时间 (4)闹钟设置 （5）日期设置。
设计总体构思：
将日期、时钟、秒表及闹钟功能分开实现。选择日期模式，则只显示年、月、日。选择时钟模式，则只显示时、分、秒。选择秒表模式，则只显示秒、毫秒。选择闹钟模式，显示为时、分、秒，另外加一个
&[] - 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
&[] - 多功能数字钟，、在quartus 2环境中编译通过；
4、仿真通过并得到正确的波形；
5、给出相应的设计报告
&[] - 秒表功能的显示
LCD1602显示,自动加1
&[] - 有关秒表的设计，很详细，包括测试文档，已经通过仿真。可供参考
&[] - 利用Verilog实现的数字钟和汽车尾灯，有闹钟，报时，置数等多种功能
&[] - VHDL数字钟设计程序
基本要求：
1、24小时计数显示；
2、具有校时功能（时，分） ；
附加要求：
1、实现闹钟功能（定时，闹响）；
&[] - 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。
实验平台：
1. 一台PC机；
2. MAX+PLUSII10.1。
Verilog HDL语言实现