& & ① 块结束后才完成赋值操作。
& & ② b的值并不是立刻就改变的。
& & ③ 这是一种比较常用的赋值方法，特别在编写可综合模块时。
& & (2)阻塞赋值方式。
& & 典型语句：b =
& & ① 赋值语句执行完后，块才结束。
& & ② b的值在赋值语句执行完后立刻就改变。
& & ③ 可能会产生意想不到的结果。
& & 非阻塞赋值方式和阻塞赋值方式的区别常给设计人员带来问题。问题主要是给&always&块内的reg型信号的赋值方式不易把握。到目前为止，前面所举的例子中的&always&模块内的reg型信号都是采用下面的这种赋值方式：
& & 这种方式的赋值并不是马上执行的，也就是说&always&块内的下一条语句执行后，b并不等于a，而是保持原来的值。&always&块结束后，才进行赋值。而另一种赋值方式阻塞赋值方式，如下所示：
& & 这种赋值方式是马上执行的，也就是说执行下一条语句时，b已等于a。尽管这种方式看起来很直观，但是可能引起麻烦。下面举例说明。
例1：非阻塞赋值。
always @（ posedge clk ） begin
& & & b&=a;
& & & c&=b;
例1中的&always&块中用了非阻塞赋值方式，定义了两个reg型信号b和c。clk信号的上升沿到来时，b就等于a，c就等于b，这里应该用到了两个。需要注意的是赋值是在&always&块结束后执行的，c应为原来b的值。这个&always&块实际描述的功能如图1所示。
例2：阻塞型赋值。
always @（posedge& clk） begin
& & & b=a;
& & & c=b;
例2中的&always&块用了阻塞赋值方式。clk信号的上升沿到来时，将发生如下的变化：b马上取a的值，c马上取b的值（即等于a）。综合的电路如图2所示。
& & & & & & & & & & & 图1& 非阻塞赋值综合电路& & & & & & & & & 图2& 阻塞赋值综合电路
& 它只用了一个触发器来寄存a的值，并同时输出给b和c。这不是设计者的初衷，如果采用例3.5所示的非阻塞赋值方式就可以避免这种错误。
块语句
块语句通常用来将两条或多条语句组合在一起，使其在格式上看更像一条语句。块语句有两种：一种是begin_end语句，通常用来标识顺序执行的语句，用它来标识的块称为顺序块；另一种是fork_join语句，通常用来标识并行执行的语句，用它来标识的块称为并行块。下面进行详细的介绍。
1．顺序块
顺序块有以下特点。
（1）块内的语句是按顺序执行的，即只有上面一条语句执行完后下面的语句才能执行。
（2）每条语句的延迟时间是相对于前一条语句的仿真时间而言的。
（3）直到最后一条语句执行完，程序流程控制才跳出该语句块。
顺序块的格式如下：
语句1;
语句2;
......
语句n;
或者：
begin:块名
块内声明语句
语句1;
语句2;
......
语句n;
其中：
（1）块名即该块的名字，是一个标识符，其作用后面再详细介绍。
（2）块内声明语句可以是参数声明语句，reg型变量声明语句，integer型变量声明语句或者real型变量声明语句。
下面举例说明。
例3：顺序块。
areg =
creg = &//creg的值为breg的值
从该例可以看出，第一条赋值语句先执行，areg的值更新为breg的值。然后程序流程控制转到第二条赋值语句，creg的值更新为areg的值。因为这两条赋值语句之间没有任何延迟时间，creg的值实为breg的值。当然可以在顺序块里延迟控制时间来分开两个赋值语句的执行时间，如例4所示。
例4：加延时顺序块。
areg =
#10 creg = & //在两条赋值语句间延迟10个时间单位
本网站试开通微、小企业商家广告业务；维修点推荐项目。收费实惠有效果！欢迎在QQ或邮箱联系！
试试再找找您想看的资料
资料搜索：
查看相关资料 & & &
同意评论声明
发表
尊重网上道德，遵守中华人民共和国的各项有关法律法规
承担一切因您的行为而直接或间接导致的民事或刑事法律责任
本站管理人员有权保留或删除其管辖留言中的任意内容
本站有权在网站内转载或引用您的评论
参与本评论即表明您已经阅读并接受上述条款
copyright & &广电电器(中国梧州) -all right reserved& 若您有什么意见或建议请mail: & &
地址： ***：(86)774-2826670&Verilog_HDL练习题_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
Verilog_HDL练习题
上传于||文档简介
&&Verilog_HDL经典例子
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩23页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢 上传我的文档
下载
收藏
该文档贡献者很忙，什么也没留下。
下载此文档
正在努力加载中...
EDA技术与Verilog_HDL(潘松)第6章习题***
下载积分：2000
内容提示：EDA技术与Verilog_HDL(潘松)第6章习题***
文档格式：PPT|
浏览次数：97|
上传日期： 23:29:26|
文档星级：
该用户还上传了这些文档
EDA技术与Verilog_HDL(潘松)第6章习题***
官方公共微信 上传我的文档
下载
收藏
该文档贡献者很忙，什么也没留下。
下载此文档
正在努力加载中...
EDA-VerilogHDL试题
下载积分：1800
内容提示：EDA-VerilogHDL试题
文档格式：DOC|
浏览次数：56|
上传日期： 18:07:01|
文档星级：
该用户还上传了这些文档
EDA-VerilogHDL试题
官方公共微信 上传我的文档
下载
收藏
下载此文档
正在努力加载中...
EDA技术与Verilog_HDL(潘松)第四章课后习题***-精品
下载积分：2000
内容提示：EDA技术与Verilog_HDL(潘松)第四章课后习题***-精品
文档格式：PPT|
浏览次数：77|
上传日期： 22:15:07|
文档星级：
该用户还上传了这些文档
EDA技术与Verilog_HDL(潘松)第四章课后习题***-精品
官方公共微信
