Kinetis L系列
Kinetis L系列微控制器不仅汲取了新型ARM(R) Cortex(TM)-M0+处理器的卓越能效和易用性，而且体现了Kinetis 32位微控制器产品优质的性能、多元化的外设、广泛的支持和可扩展性。
系统：ARM(R) Cortex(TM)-M0+内核，多低功率运行模式
存储器：90nm TFS闪存，内部存储器安全保护
模拟外设：16位ADC，12位DAC，高速比较器，低功率触摸传感界面
串行接口：SPI，I2C，UART，LPUART
计时器：RTC，低功率TPMs，低功率计时器，系统计时器
各子系列图
各子系列的特点
KL0 系列：入门级
KL1 系列：通用型
KL2 系列：带USB功能
KL3 系列：带分段式LCD
KL4 系列：带USB和分段式LCD
推荐外围器件
高性价比标准复位芯片
内置E2PROM、手动复位
手动复位、看门狗输入、
内部集成LDO的复位芯片
输出电压(V)
1.8, 2.85, 3.3
1.8/2.8, 1.8/3.3
Adj, 1.5, 3.3, 5
1.5, 1.8, 2.5, 2.6,
2.8, 2.9, 3, 3.1, 3.3
极低的静态功耗
104/140/280/400
104/140/280/400
RS-232模块
RS-232芯片
电源电压(V)
速率(kbps)
RS-485模块
+4.75-5.25
+4.75-5.25
+3.17-3.45
+3.17-3.45
+4.75-5.25
+4.75-5.25
+3.17-3.45
+3.17-3.45
RS-485芯片
带32×4位RAM 低复用率通用LCD驱动器
字符型LCD控制器/驱动器
LCD图形点阵液晶驱动器
串行输入/输出与串入并出的移位寄存器
8路数据锁存器
集成4路2输入与门
16位通用并行输入/输出的I/O扩展器
8位通用并行输入/输出的I/O扩展器
I2C总线中继器
I2C总线扩展与多路复用器
I2C总线的4路双向转换开关
带有4路双向转换开关的12C总线扩展器
RTC时钟器件
NUP4114UPXV6
USB2.0，DVI和HDMI接口保护
NZQA5V6XV5
集成的SIM卡滤波保护阵列
PRTR5V0U2X
超低容抗，USB2.0，HDMI接口
PESD5V0L2BT
VGA/video接口，SIM卡保护
PESD5V0L5UV
低容抗，VGA/video接口保护
兼容TJA1050,更低EME更高EMI保护
使用最广泛的CAN收发器
反向电流极低，无待机模式
允许直接和3 V ~5V的微控制器联接
待机模式功耗极低，可通过总线唤醒
允许直接和3 V ~5V的微控制器联接
隔离CAN收发器模块
电源电压(V)
+4.75-5.25V
+4.75-5.25V
FRDM-KL25Z开发套件
KL25Z128VLK：M0+内核、最高主频48MHz、128kB Flash、全速USB接口
板载调试工具（OpenSDA）
RGB LED、3轴数字加速度计、电容触摸滑动条。
销售***：020-
技术支持***：020-
技术支持邮箱：
技术支持论坛：
Kinetis L系列选型表
Kinetis KL0 家族具有超低功率入门级微控制器
MKL04Z8Vxx4
MKL04Z16Vxx4
MKL04Z32Vxx4
MKL05Z8Vxx4
MKL05Z16Vxx4
MKL05Z32Vxx4
注：* 建议家族成员
Kinetis KL1 家族 超低功率、通用微控制器
16位ADCw/DP Ch.
MKL14Z32Vxx4
MKL14Z64Vxx4
MKL15Z32Vxx4
MKL15Z64Vxx4
MKL15Z128Vxx4
MKL16Z256Vxx4
注：* 建议家族成员
Kinetis KL2 家族 具有USB OTG的超低功率微控制器
16位ADCw/DP Ch.
MKL24Z32Vxx4
USB 2.0 FS OTG/ Host/Device
MKL24Z64Vxx4
USB 2.0 FS OTG/ Host/Device
MKL25Z32Vxx4
USB 2.0 FS OTG/ Host/Device
MKL25Z64Vxx4
USB 2.0 FS OTG/ Host/Device
MKL25Z128Vxx4
USB 2.0 FS OTG/ Host/Device
MKL26Z256Vxx4
USB 2.0 FS OTG/ Host/Device
注：* 建议家族成员
Kinetis KL3 家族 具有分段式LCD的超低功率微控制器
16位ADC w/DP Ch.
MKL34Z64Vxx4
Segment LCD
MKL36Z64Vxx4
Segment LCD
MKL36Z128Vxx4
Segment LCD
MKL36Z256Vxx4
Segment LCD
注：* 建议家族成员
Kinetis KL4 家族 具有USB和LCD的超低功率微控制器
16位ADC w/DP Ch.
MKL46Z128Vxx4
USB 2.0 FS OTG/Host/Device + Segment LCD
MKL46Z256Vxx4
USB 2.0 FS OTG/Host/Device + Segment LCD
注：* 建议家族成员
用户手册/数据手册/勘误手册
&[&10-12&1802次]&[&10-12&2132次]&[&10-12&1682次]&[&10-12&2279次]&[&10-12&1486次]&[&10-12&1494次]&[&10-12&2324次]&[&10-12&4889次]
方案应用/产品介绍
&[&9-28&2108次]&[&10-12&2859次]&[&9-28&2092次]&[&9-28&1630次]&[&9-28&1962次]
开发资料下载
&[&1-29&4032次]&[&1-29&3912次]&[&10-12&9583次]
常见问题与勘误手册转载请注明出处：
NMI引脚是芯片的不可屏蔽中断引脚，Kinetis芯片默认是使能NMI功能的（低电平有效），通常该引脚内部具有较小的内部上拉电阻，从大部分的应用来看，这个引脚的作用主要有两种，作为类似GPIO的中断引脚和作为低功耗唤醒引脚。
但是对于大部分应用来说，往往不需要这个引脚，特别是对于小封装的芯片，IO资源比较紧张，往往会考虑把这个复用功能的引脚用作GPIO, FTM等功能，但是由于这个引脚的特殊性（默认使能了NMI中断功能），往往会对应用带来麻烦。此处举例子来说明。 如果把这个引脚配置成GPIO输入用于检测外部按键输入，默认状态下拉到GND，原本打算在程序中把NMI功能Disable掉，配置成GPIO功能，但事实情况是还未等程序执行到配置该引脚到GPIO功能时，由于外部接低，已经导致芯片进入NMI中断，导致程序进入Default中断。更为烦恼的是，有些时候还会导致无法连接SWD下载，而且这个原因往往比较隐蔽，很难发现。所以，这个引脚如果复用为其它功能，一定要多加小心。
尽管上文提到两种方法，但第一种方法由于是在MCU复位后才生效，所以应用中实用性不大，因为往往的情况是如果NMI引脚被拉低（如上面举例的情况），在程序还没执行到main函数中Dsable相关函数时，就会导致MCU进入NMI中断。所以第二种方式更为实用，在MCU复位之前就disable了NMI功能，即便该引脚默认被拉低，也不会引起中断。下面截图是IAR中disable NMI的配置字段，其本质也是修改0X40D字段。
谈了那么多，都是为下面讲题目中提到的NMI引脚在Kinetis KE系列和KL系列芯片的差异做铺垫的。KE是飞思卡尔5V系列的ARM内核芯片，其主要定位在于兼容替代原有的S08心裂MCU，所以在内部外设设计上与S08有点类似，同样在NMI的使用相对其他的Kinetis系列芯片也是有些特殊的，简而言之，KE的NMI只能在RESET后去Dsable其默认的NMI功能，而不能向KL那样在复位BOOT流程时去Disable其功能。具体描述和disable的相关寄存器描述如下。
可见，在KE中如果去Disable NMI的中断功能，需要在代码中去操作SIM_SOPT0寄存器，当然使用过程中建议是越早越好，最好是放在通用寄存器初始化完成以及看门狗关闭前的第一句。另外，由于不能在复位前完成disable，这个引脚在设计时万万不能接低，尽管其内部有上拉。
使用建议：
尽管通常该引脚内部具有较小的内部上拉电阻，但如果可能的话，通常建议采用外部 4.7 k&O至10 k&O上拉电阻。需要特别提出的是，如果该引脚被外部电路拉低，即便该引脚被复用成其它功能（FTM或者GPIO），在下载程序时，也有可能导致芯片与仿真器连接异常。原因是芯片一上电，在程序还没有执行禁用NMI功能时，由于NMI引脚被外部拉低，程序就会已经进入NMI的中断程序，从而造成程序无法成功下载。此时则需要通过Flash NVM 配置字节禁用NMI功能，它与在程序中禁用 NMI引脚的区别在于，这种方法会执行用户程序之前生效。
旗下网站：
与非门科技(北京)有限公司 All Rights Reserved.
京ICP证:070212号
北京市公安局备案编号： 京ICP备：号Kinetis芯片常见技术问题（不断更新中...） -
ARM Cortex-M系列产品 - 恩智浦技术社区
后使用快捷导航没有帐号？
查看: 15235|回复: 61
Kinetis芯片常见技术问题（不断更新中...）
主题帖子积分
本帖收集了客户在使用时碰到的一些常见共性问题，希望能给大家带来帮助。
声明：有些问题使用图片会更加直观和有效，由于论坛发帖贴图数量的限制，今后碰到需要贴图的问题将会新建楼层，我会在问题列表中指出贴图所在楼层。敬请理解。
主题帖子积分
RE:Kinetis芯片常见技术问题（不断更新中...）
========================存储模块===========================
1& 问题：K70产品提供NAND Flash控制器(NFC)和FlexBus模块，其中NFC数据线，/WE（写使能）管脚与Flexbus模块AD数据线，读写线共用管脚，是否K70可以同时接NAND Flash和外部SRAM？
解答：K70应用内部仲裁机制允许Flexbus与NAND Flash共用管脚。
2&问题：Kinetis芯片安全设置分为几级？
解答：Kinetis芯片安全设置分为4级。芯片安全设置位于FTFL_FSEC寄存器中，【KEYEN】设置是否使能后门锁；【MEEN】设置是否使能Mass Erase；【FSLACC】设置是否使能工厂入口；【SEC】设置芯片状态。
安全级别如图所示：
级别0，[SEC]为unsecure，芯片处于未安全保护状态；
级别1，[SEC]为secure，由于mass erase使能，芯片可以通过Flash mass erase命令来解锁；
级别2，[SEC]为secure，由于mass erase使能，芯片可以通过Flash mass erase命令来解锁；
级别3，[SEC]为secure，由于仅是后门锁使能，除非在软件中设置了后门锁和相应Flash解锁操作，否则芯片将无法解锁。
安全级别.jpg (29.79 KB, 下载次数: 0)
14:20 上传
3& 问题：为什么Kinetis芯片每次运行Flash“Mass Erase”命令后，芯片状态为secure状态？
解答：Kinetis芯片Flash配置信息放置在地址从0x400至0x40F区域内，这部分配置信息正好位于Flash存储空间内。其中0x40C地址为Flash安全配置字节，在芯片复位过程中将会被放置到FTFL_FSEC(Flash安全寄存器)中。当芯片运行Flash“Mass Erase”命令后， 地址0x40C值为0xFF，FTFL_FSEC寄存器 【SEC】位为0b11，即芯片状态为secure状态。
4& 问题：如何解锁secure状态的Kinetis芯片？
解答：根据Kinetis芯片安全级别设置来决定是否能够解锁Kinetis芯片。通常处于安全级别1和2的芯片，可以通过运行Flash Mass Erase命令来解锁。目前Segger J-Link工具和P&E Universal Munltilink工具支持解锁Kinetis芯片：
Segger J-Link工具提供Commander工具，可以在Commander界面下输入“unlock Kinetis”命令来解锁。
运行IAR、CodeWarrior工程进入调试界面会弹出芯片处于加密状态的信息，询问是否通过mass erase去解锁芯片。使用Segger J-Link工具和P&E Universal Munltilink工具点击“是”选项以解锁Kinetis芯片。
5& 问题：AN4379将Flash区域0x0至0xBFFF保护，其中包括了Flash配置区域，如何解除保护？
解答：Flash配置区域一旦被保护，就不能通过常用的Flash擦写命令修改Flash保护寄存器的值，其中包括mass erase命令。只能进入EzPort模式下执行bulk erase命令来擦除Flash配置区域。也可以运用Segger J-Link提供的命令行（J-Link Commander）软件运行“unlock Kinetis&命令来擦除Flash配置区域。
Kinetis L系列产品同样存在这样的问题，解决方法是通过外部的SWD调试器执行全擦除操作。
6& 问题：Program Flash IFR主要功能是什么？如何访问？
解答：Program Flash IFR是一个非易失的存储空间，独立于Flash 存储空间之外，提供64字节的仅可单次写入的存储器。可以写于一些重要的信息，可以通过Read Once命令进行多次读取操作，也可以通过Program Once命令进行单次写入操作。
7& 问题：Flexbus模块使用片选0可以正常工作，使用完全相同的配置，为什么片选1不能工作？
解答：Flexbus CS0的CSMR比较特殊，仅当它的有效位V置1后，其他的片选设置才有效。
8& 问题：Flexbus模块为什么突发模式可以提高数据传输速度？
解答：突发模式下通过8bit外设端口读32bit最少需要7个时钟，而写32bit最少需要8个时钟,非突发模式下通过8bit外设端口读或写32bit最少需要13个时钟.因此突发模式节省了5～6个时钟，如果总共需要传输4000字节，则可节省个时钟，以60MHz的FCLK为例，节省时间83～100ms.
9& 问题：为什么Flexbus需要外接地址缓存，如何设计地址缓存地址？（贴图见 #44 楼）
解答：Kinetis产品Flexbus总线使用数据地址共用管脚模式，由于芯片管脚数量现在，并不能提供完全独立的32位数据和地址总线，所以在使用32位地址线（数据线）时需要使用地址缓存器。地址缓存电路需要使用FB_ALE信号作为地址缓存触发信号，具体线路图见#44楼所示。