Altera APEX II 器件支持第4层 POS-PHY - CNET科技资讯网
中关村，被称为中国的硅谷，这里除了熙攘的电子卖场，...
剥皮寮是这此次「推荐Google街景三轮车拍摄景点」票选...
话说，某日，祝英台与梁山伯去逛街……
6月22日上午，在大连世界博览广场举办的第八届中国国际...
大部分公司在走向死亡。本文分析了微软之所以处于危险...
苹果发布的最新产品似乎并没有给苹果联合创始人之一的...
Altera APEX II 器件支持第4层 POS-PHY
ZDNet China 消息5月22日，可编程逻辑器件（PLD）供应商Altera宣布其新型APEX II系列器件可向第4层POS-PHY提供支持。对称的第4层POS-PHY 接口可处理尖端的OC-192 (10 Gbps)数据速率，应用领域包括下一代Packet-over-SONET(POS)互联网业务、以太网和ATM等。
第4层POS-PHY是针对10 Gbps多服务系统接口定义了一种广泛的工业标准。该标准不仅被光互联论坛（Optical Internetworking Forum）吸纳为第4层系统分组接口二期 (SPI-4 Phase 2) 标准，而且作为第四层基于桢的接口（Frame Based Interface Level 4）递交给ATM论坛，并等待最后的批准。
APEX 20K架构所运行的基准程序清楚地表明它可支持OC-192数据速率。由於新型APEX II系列具有多种先进功能，包括以超过120 MHz的时钟频率执行128位宽的CRC-32指令，因此，它完全可以满足执行第4层 POS-PHY 100MHz的要求。
相关报道：
[ZD新闻 : 新闻快递 日]
[ZD新闻 : 新闻快递 日]
[ZD新闻 : 新闻快递 日]
独家 | 原创
10/25/2006
09/14/2006
07/12/2006
04/05/2006
03/10/2006
02/23/2006
02/20/2006
01/05/2006
05/12/2008
04/30/2008
04/23/2008
04/18/2008
12/01/2007
06/27/2007
06/27/2007
03/22/2002
09/12/2012
09/04/2012
08/02/2012
07/24/2012
07/17/2012
07/04/2012
05/25/2012
05/09/2012第一章；1-1EDA技术与ASIC设计和FPGA开发有什；答：利用EDA技术进行电子系统设计的最后目标是完；1-2与软件描述语言相比，VHDL有什么特点?P；答：编译器将软件程序翻译成基于某种特定CPU的机；l-3什么是综合?有哪些类型?综合在电子设计自动；什么是综合?答：在电子设计领域中综合的概念可以表；综合在电子设计自动化中的地位是什么?答：是核心地；1
1-1 EDA技术与ASIC设计和FPGA开发有什么关系?
答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件。FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比，VHDL有什么特点?
答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?
什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。 有哪些类型? 答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
综合在电子设计自动化中的地位是什么? 答：是核心地位（见图1-3）。综合器具有更复杂的工作环境，综合器在接受VHDL程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综合的诸多约束条件信息；根据工艺库和约束条件信息，将VHDL程序转化成电路实现的相关信息。
1-4在EDA技术中，自顶向下的设计方法的重要意义是什么?
答：在EDA技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。
1-5 IP在EDA技术的应用和发展中的意义是什么?
答：IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。
答：1.设计输入(原理图/HDL文本编辑)；2.综合；3.适配；
5.编程下载；6.硬件测试。
2-2 IP是什么?IP与EDA技术的关系是什么?
IP是什么? 答：IP
IP与EDA技术的关系是什么? 答：IP在EDA技术开发中具有十分重要的地位；与EDA技术的关系分有软IP、固IP、硬IP：软
软IP通常是以硬件描述语言HDL源文件的掩模。
2-3 叙述ASIC的设计方法。
答：ASIC设计方法,按版图结构及制造方法分有半定制(Semi-custom)和全定制(Full-custom)两种实现方法。
全定制方法是一种基于晶体管级的，手工设计版图的制造方法。 半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正确率。半定制法按逻辑实现的方式不同，可再分为门阵列法、标准单元法和可编程逻辑器件法。
2-4 FPGA/CPLD在ASIC设计中有什么用途?
答：FPGA/CPLD在ASIC设计中，属于可编程ASIC的逻辑器件；使设计效率大为提高，上市的时间大为缩短。
2-5 简述在基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具，及其在整个流程中的作用。
答：基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具有：设计输入编辑器（作用：接受不同的设计输入表达方式，如原理图输入方式、状态图输入方式、波形输入方式以及HDL的文本输入方式。）；HDL综合器（作用：HDL综合器根据工艺库和约束条件信
息，将设计输入编辑器提供的信息转化为目标器件硬件结构细节的信息，并在数字电路设计技术、化简优化算法以及计算机软件等复杂结体进行优化处理）；仿真器（作用：行为模型的表达、电子系统的建模、逻辑电路的验证及门级系统的测试）；适配器（作用：完成目标系统在器件上的布局和布线）；下载器（作用：把设计结果信息下载到对应的实际器件，实现硬件设计）。
?说明GAL是怎样实现可编程组合电路与时序电路的。
OLMC有何功能? 答：OLMC单元设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等。
说明GAL是怎样实现可编程组合电路与时序电路的? 答：GAL（通用阵列逻辑器件）是通过对其中的OLMC（输出逻辑宏单元）的编程和三种模式配置（寄存器模式、复合模式、简单模式），实现组合电路与时序电路设计的。
3-2 什么是基于乘积项的可编程逻辑结构?
P33~34，40
答：GAL、CPLD之类都是基于乘积项的可编程结构；即包含有可编程与阵列和固定的或阵列的PAL（可编程阵列逻辑）器件构成。
3-3 什么是基于查找表的可编程逻辑结构?
答：FPGA（现场可编程门阵列）是基于查找表的可编程逻辑结构。
3-4 FPGA系列器件中的LAB有何作用?
答：FPGA（Cyclone/Cyclone II）系列器件主要由逻辑阵列块LAB、嵌入式存储器块（EAB）、I/O单元、嵌入式硬件乘法器和PLL等模块构成；其中LAB（逻辑阵列块）由一系列相邻的LE（逻辑单元）构成的；FPGA可编程资源主要来自逻辑阵列块LAB。
3-5 与传统的测试技术相比，边界扫描技术有何优点?
答：使用BST（边界扫描测试）规范测试，不必使用物理探针，可在器件正常工作时在系统捕获测量的功能数据。克服传统的外探针测试法和“针床”夹具测试法来无法对IC内部节点无法测试的难题。
3-6 解释编程与配置这两个概念。
答：编程：基于电可擦除存储单元的EEPROM或Flash技术。CPLD一股使用此技术进行编程。CPLD被编程后改变了电可擦除存储单元中的信息，掉电后可保存。电可擦除编程工艺的优点是编程后信息不会因掉电而丢失，但编程次数有限，编程的速度不快。
配置：基于SRAM查找表的编程单元。编程信息是保存在SRAM中的，SRAM在掉电后编程信息立即丢失，在下次上电后，还需要重新载入编程信息。大部分FPGA采用该种编程工艺。该类器件的编程一般称为配置。对于SRAM型FPGA来说，配置次数无限，且速度快；在加电时可随时更改逻辑；下载信息的保密性也不如电可擦除的编程。
3-7 请参阅相关资料，并回答问题：按本章给出的归类方式，将基于乘积项的可编程逻辑结构的PLD器件归类为CPLD；将基于查找表的可编程逻辑结构的PLD器什归类为FPGA，那么，APEX系列属于什么类型PLD器件? MAX II系列又属于什么类型的PLD器件?为什么?
答：APEX(Advanced Logic Element Matrix)系列属于FPGA类型PLD器件；编程信息存于SRAM中。MAX II系列属于CPLD类型的PLD器件；编程信息存于EEPROM中。
4-1：画出与下例实体描述对应的原理图符号元件：
ENTITY buf3s IS
-- 实体1：三态缓冲器
PORT (input : IN STD_LOGIC ;
enable : IN STD_LOGIC ;
output : OUT STD_LOGIC ) ;
ENTITY mux21 IS
--实体2： 2选1多路选择器
PORT (in0, in1, sel : IN STD_LOGIC;
output : OUT STD_LOGIC);
4-2. 图3-30所示的是4选1多路选择器，试分别用IF_THEN语句和CASE语句的表达方式写出此电路的VHDL程序。选择控制的信号s1和s0的数据类型为STD_LOGIC_VECTOR；当s1='0'，s0='0'；s1='0'，s0='1'；s1='1'，s0='0'和s1='1'，s0='1'分别执行y&=a、y&=b、y&=c、y&=d。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MUX41 IS
PORT(s:IN STD_LOGIC_VECTOR(1 DOWNTO 0); --输入选择信号
a,b,c,d:IN STD_LOGIC; --输入信号
y:OUT STD_LOGIC);--输出端
END ENTITY;
ARCHITECTURE ART OF MUX41 IS
PROCESS(s)
IF (S=&00&) THEN y&=a;
ELSIF (S=&01&) TH EN y&=b;
ELSIF (S=&10&) TH EN y&=c;
ELSIF (S=&11&) TH EN y&=d;
ELSE y&=NULL;
EDN PROCESS;
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MUX41 IS
PORT(s:IN STD_LOGIC_VECTOR(1 DOWNTO 0); --输入选择信号
a,b,c,d:IN STD_LOGIC; --输入信号
y:OUT STD_LOGIC);--输出端
END MUX41;
ARCHITECTURE ART OF MUX41 IS
PROCESS(s)
WHEN “00” =& y&=a;
WHEN “01” =& y&=b;
WHEN “10” =& y&=c;
WHEN “11” =& y&=d;
WHEN OTHERS =&NULL;
END PROCESS;
4-3. 图3-31所示的是双2选1多路选择器构成的电路MUXK，对于其中MUX21A，当s='0'和'1'时，分别有y&='a'和y&='b'。试在一个结构体中用两个进程来表达此电路，每个进程中用CASE语句描述一个2选1多路选择器MUX21A。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MUX221 IS
PORT(a1,a2,a3:IN STD_LOGIC_VECTOR(1 DOWNTO 0); --输入信号
s0,s1:IN STD_LOGIC;
outy:OUT STD_LOGIC);--输出端
END ENTITY;
ARCHITECTURE ONE OF MUX221 IS
SIGNAL tmp : STD_LOGIC;
PR01:PROCESS(s0)
IF s0=”0” THEN tmp&=a2;
ELSE tmp&=a3;
END PROCESS;
PR02:PROCESS(s1)
IF s1=”0” THEN outy&=a1;
ELSE outy&=
END PROCESS;
END ARCHITECTURE ONE;
4-4.下图是一个含有上升沿触发的D触发器的时序电路，试写出此电路的VHDL设计文件。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MULTI IS
PORT(CL:IN STD_LOGIC; --输入选择信号
CLK0:IN STD_LOGIC; --输入信号
OUT1:OUT STD_LOGIC);--输出端
END ENTITY;
ARCHITECTURE ONE OF MULTI IS
SIGNAL Q : STD_LOGIC;
PROCESS(CLK0)
IF CLK ‘EVENT AND CLK=’1’
THEN Q&=NOT(CL OR Q);ELSE
END PROCESS;
PROCESS(CLK0)
END PROCESS;
END ARCHITECTURE ONE;
END PROCESS;
4-5.给出1位全减器的VHDL描述。要求：
(1) 首先设计1位半减器，然后用例化语句将它们连接起来，图3-32中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。
(2) 以1位全减器为基本硬件，构成串行借位的8位减法器，要求用例化语句来完成此项设计(减法运算是 x – y - sun_in = diffr) 4-5.***
底层文件1：or2a.VHD实现或门操作
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY or2a IS
PORT(a,b:IN STD_LOGIC;
c:OUT STD_LOGIC);
END ENTITY or2a;
ARCHITECTURE one OF or2a IS
END ARCHITECTURE
底层文件2：h_subber.VHD实现一位半减器
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY h_subber IS
PORT(x,y:IN STD_LOGIC;
diff,s_out::OUT STD_LOGIC);
END ENTITY h_
ARCHITECTURE ONE OF h_subber IS
SIGNAL xyz: STD_LOGIC_VECTOR(1 DOWNTO 0);
xyz &= x &
PROCESS(xyz)
CASE xyz IS
WHEN &00& =& diff&='0';s_out&='0';
WHEN &01& =& diff&='1';s_out&='1';
WHEN &10& =& diff&='1';s_out&='0';
WHEN &11& =& diff&='0';s_out&='0';
WHEN OTHERS =& NULL;
包含各类专业文献、中学教育、各类资格考试、高等教育、应用写作文书、专业论文、行业资料、14EDA技术使用教程_潘松_课后***等内容。　
　EDA技术实用教程课后***... 19页 免费 EDA技术潘松第三版课后答... 11页 ...4、简述在基于 FPGA/CPLD 的 EDA 设计流程中所涉及的 EDA 工具及其在整个流程... 　EDA潘松课后全部*** 20页 2财富值 EDA技术使用教程课后***第... 48页 2财富值如要投诉违规内容,请到百度文库投诉中心;如要提出功能问题或意见建议,请点击此处进... 　EDA技术课后参考***(陈炳权,曾庆立)_理学_高等教育_教育专区。今日...EDA技术使用教程课后***... 19页 3下载券 EDA技术潘松第三版课后答... 11... 　EDA技术实用教程课后*** 19页 免费 EDA潘松课后全部*** 20页 2财富值 EDA技术...EDA复习资料 18页 免费如要投诉违规内容,请到百度文库投诉中心;如要提出功能问题... 　EDA技术实用教程课后***—... 19页 2财富值 EDA技术使用教程_潘松_课后... 20页 2财富值如要投诉违规内容,请到百度文库投诉中心;如要提出功能问题或意见建议,... 　EDA技术实用教程***—潘松_工学_高等教育_教育专区。第二版 科学出版社出版EDA 技术实用教程 第一章 开发有什么关系? 1-1 EDA 技术与 ASIC 设计和 FPGA 开发... 　EDA技术实验教程vhdl版 潘松黄继业 第九章部分习题***_理学_高等教育_教育专区。EDA技术实验教程vhdl版 潘松 黄继业9-1 说明实体、设计实体的概念 答:VHDL 实体作为... 　EDA技术实用教程 潘松第五版第二章_计算机软件及应用_IT/计算机_专业资料。2-1 OLMC(输出逻辑宏单元)有何功能?说明 GAL 是怎样实现可编程组合电路 与时序电路... 　最新整理版 EDA技术与VHDL第三章课后习题***(第3版)潘松 黄继业_理学_高等...EDA技术实用教程习题***... 57页 1下载券 喜欢此文档的还喜欢 EDA...EDA技术实用教程(第四版)》习题***_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
EDA技术实用教程(第四版)》习题***
上传于|0|0|暂无简介
阅读已结束，如果下载本文需要使用1下载券
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩33页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢