杰尔系统宣布推出具有突破性技术的芯片组与软件架构
> 杰尔系统宣布推出具有突破性技术的芯片组与软件架构
杰尔系统宣布推出具有突破性技术的芯片组与软件架构
Agere Systems (NYSE: AGR.A, AGR.B) 日前宣布推出领先的移动手持终端架构，该架构使***制造商能够更快速地向市场提供广泛的产品，从而满足市场对可支持各种先进应用（如实时音频流和视频流、数字照片成像和交互游戏等）并具有多媒体功能的无线***的与日俱增的需求。的新型 Vision™ 移动手持终端架构结合了先进的数字基带芯片组、业经验证的软件以及最先进的工具，可以使用相同的平台为广泛的多媒体移动设备提供高度集成的低功耗架构。凭借卓越的灵活性与可扩展性，Vision™ 架构将帮助制造商开发低风险、高性能的解决方案，以满足运营商和用户对先进网络技术的需求，其中包括 2.5G/GPRS、EDGE、3G/WCDMA 及更先进的系统。同时，Vision™架构独特的模块化软硬件平台可以将手持终端的上市时间提前六个月。中国区总经理梁宜先生表示：“凭借该新型架构，杰尔系统正在成为移动手持终端设备市场发展过程中的佼佼者。充分利用精深的无线系统知识、业经验证的 GPRS 专业技术以及无以伦比的软件实际经验，我们可以提供功能丰富的手持终端，其不仅适用于当今炙手可热的应用，而且还适用于预计在未来可成为焦点的应用。”杰尔系统的 Vision 架构以提供强大移动性的产品为重点，支持为延长电池寿命而配备的小型无线设备的开发。该架构在业界率先提供了与应用相同的外部存储器运行保护协议栈软件的能力，从而不仅可以确保在移动网络中通信的完整性，而且还能支持对添加多媒体应用不断增长的需求。总之，优势在于：手持终端上市认证时间缩短，以及新型应用的集成更为迅速，但是并不会使移动***的性能、大小和电池寿命打折扣。 这些优势归功于该架构的两种主要设计突破，即一个低功耗的多处理器核心，以及一个独特的基于业经验证的协议栈的模块化软件平台。灵活的多核心架构该架构的数字基带芯片组采用低漏工艺技术 (low-leakage process technology) 与多个处理器，从而在安全性、性能及电源管理方面获得了重要的加强。事实上，基于杰尔系统Vision™ 架构的手持终端在电池寿命上比相应的单处理器多媒体解决方案高 50%，并能够以高达每秒 30 帧VGA 速率提供高质量的视频流。 这种卓越的性能得益于芯片组中三个独立的处理区域：通信处理器、应用处理器以及信号处理器。这种分割方式使每个处理器都能够完全专注于其特定的功能，进而消除了在提供组合的通信与应用处理的解决方案中经常出现的集成和调试时间延长等问题。此外，这种分割方式还可以消除各个区域在共享处理与内存空间时产生的互相依赖。当设计人员需要修改和增强现有产品以满足特定的市场需求时，这种将应用和通信分离的架构将在开发阶段提供重要的优势。多个处理器允许他们可以单独修改每个区域，而不会从根本上干扰到其他区域的设计。 最重要的是，这一具有多个处理器的结构采用了杰尔系统的专利技术，从而使其从单个外部存储系统上运行的通信的可靠性和工作时的低功耗得到保障。为了提高安全性，杰尔系统提供了一次可编程存储器 (OTP)，其可以在芯片组内分配单独的序列号，用于唯一标识基于 GSM 的***，从而防止出现手持终端的伪造和仿冒。 业经验证的模块化软件及 OptiSuite™ 工具作为 Vision 架构一部分而提供的软件包括杰尔系统业经验证的协议栈，用于支持不同层次的手持终端以及不断更新的移动标准。除了确保兼容杰尔系统的早期芯片组及增加早期软件投资的回报之外，该协议栈还大大减少了测试所需的时间。这些测试不仅包括现场和互操作性测试，还包括入网认证 (FTA)、全球认证论坛(GCF) 测试 与 PCS 认证审核委员会 (PTCRB) 的所有主要测试。 为支持多种开放式操作系统，包括 SymbianOS
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一突破性的LED减小尺寸照明系统和成本-电源技术
&&&&&|&&|&&&|&&|&&|&&|&&|&&|&&|&
作者：　发布时间：　来源：　
用宽禁带(WBG)设备的可用性，许多电源设计师已经开始调查FET的基于氮化镓上硅(上GaN-Si)的，适用于各种新的设计和新兴的应用的优点。住在调与客户，一些供应商已经出现，以满足这些需求。然而，走上这条道路之前，要了解他们的驱
用宽禁带(WBG)设备的可用性，许多电源设计师已经开始调查FET的基于氮化镓上硅(上GaN-Si)的，适用于各种新的设计和新兴的应用的优点。住在调与客户，一些供应商已经出现，以满足这些需求。然而，走上这条道路之前，要了解他们的驱动要求硅和GaN晶体管之间的主要区别是很重要的。因此会有所不同。不像硅MOSFET，氮化镓(GaN)基的FET具有较低的栅极阈值电压更快操作。此外，对于氮化镓的FET内部栅极电阻低得多及体二极管的反向恢复特性远远优于(GRR为零)。有一些输出电容，但它比silicon.¹在现实显著下，氮化镓晶体管提供的优点(FOM)的低得多的数字由于较低的导通电阻(RDS(上))和栅极电荷QG相比硅同行。更重要的是，氮化镓晶体管不会从像MOSFET的强负温度系数吃亏。因此，对于GAN场效应管驱动器的要求，是否正常关闭或打开，会比硅MOSFET大相径庭。其结果是，提取充分利用这些新的高性能晶体管，设计者必须理解如何先有效地驱动它们，以便同时导通和GaN FET的开关损耗被最小化。除了实施优化栅极驱动，PCB布局和散热设计方面的考虑也同样重要的是这些设备的世行集团实现最佳的系统性能和可靠性。驾驶氮化镓场效应晶体管为了使这项工作更容易为电源设计，功率半导体供应商，如德州仪器已经开发出了针对这些WBG设备优化的栅极驱​​动器。在现实中，供应商已经精心挑选MOSFET驱动器与借给自己的高效驱动基于GaN的功率FET的属性。例如，它已经选择了一个家族的硅驱动器与适合于最佳地驱动各种增强型氮化镓(的eGaN)操作高达100伏或更高的FET特性。在此行中的第一项是在100伏半桥驱动LM5113，其克服驱动晶体管具有低阈值电压和高的dv / dt特性的任务。设计用于驱动两个高和低侧的eGaN场效应晶体管，它提供了独立的接收器和源的输出(图1)，从而允许导通和关断独立控制而不的一个旁路二极管的电压下降的不利影响在关断状态。产品数据表显示，该驱动器还提供了0.5&O极低阻抗下沉，从而提供了一个快速关断路径低阈值电压的eGaN FET的。根据TI，硅基LM5113使用专有自举技术要在约5.25 V调节高侧栅极电压，以最佳地驱动的eGaN功率FET而不超过6 V的最大栅极 - 源极电压额定值此外，输入LM5113是TTL逻辑兼容，并能承受高输入电压高达14V的电压，无论在VDD引脚。加，以提供柔韧性，调整导通和关断强度独立地，LM5113提供分裂栅极输出。其他功能还包括28纳秒(典型值)，快速的上升和下降时间很短的传播延迟，以及电源轨欠压锁定。&&德州仪器LM5113驱动器图1形象：优化的驱动高端和低端场效应晶体管的eGaN，TI的驱动程序LM5113提供了独立的接收器和源输出。该司机的eGaN可在频率高达切换到几MHz到与氮化镓晶体管的高开关速度兼容。它坐落在一个标准的WSON-10封装，以及在一个12焊球封装DSBGA，旨在高效电源转换公司(EPC)的eGaN FET的。为了保持杂散电感降到最低，将封装体积被最小化，从而允许的eGaN FET的期间PCB布局放置在靠近驾驶员。 EPC，事实上，已建成使用LM5113和场效应管的eGaN几个演示板。这些电路板示出了通过的eGaN场效应晶体管，包括驾驶员启用了高的效率，在这两个分离的和非隔离DC / DC转换器的设计，同时提供高的功率密度。由EPC演示板展示了高转换效率表明驾驶员LM5113是最合适的，用于驱动的​​eGaN场效应管。现在，让我们分析一些这些评估板的。评估板在EPC的评估板方面，最近推出的EPC9022通过EPC9030，它提供半桥拓扑板载栅极驱动器LM5113和公司的超高频，高性能的eGaN FET家族EPC8000的成员。例如，EPC9022包括两个65 V EPC8002氮化镓的FET与LM5113作为栅极驱动器的半桥式配置(图2)。&&总承包的评估板图2图像：EPC的评估主板采用采用超高频，高性能的eGaN FET和栅极驱动器LM5113半桥拓扑结构。同样，TI已经创建了自己的评估板为5 A，100V的半桥的eGaN FET栅极驱动器LM5113。它实现了一个同步降压转换器，用于产生降压和同步switches.²的规格为这款主板的PWM信号，如用户指南给定电压模式控制器LM5025，包括15 VDC至60 VDC输入工作电压，10 VDC与10 A，48 VDC输入接口及7一60 VDC输入输出电压。开关频率为800千赫。所测量的效率绘制在图3中，其示出93.9%的在48伏直流输入和10 A的输出电流。该图表明，该效率提高作为输入电压下降。在24 V输入，报道效率是96%，10 VDC输出的德州仪器LM5113评估板效率与10 A.图像负载电流&&图3：LM5113评估板效率与负载电流不同的输入电压。对于高功率应用，TI已开发出具有自主源和宿功能的7.6的低侧驱动器。指定LM5114，它被优化来驱动的eGaN场效应晶体管在低侧的应用，如同步整流器和升压转换器。 LM5114(图4)其他主要功能包括匹配反相和非反相输入端，以减少死区时间损耗之间的延迟时间，12 ns的典型传播延迟，使高开关频率，低输入电容，TTL / CMOS逻辑兼容，和分裂栅极输出。对于操作，它需要从4 V至12.6 V单电源供电，可以处理高达14 V逻辑输入，无论电压在VDD引脚。坐落在SOT-23-6和WQFN-6封装，工作温度范围为这个的eGaN FET驱动器为-40&C至+ 125&C。&&德州仪器LM5114图4形象：LM5114设计用于驱动低边场效应管的eGaN。它提供了独立的源和汇产出可控的上升时间和下降时间。总之，供应商如TI已经推出过的，现成的栅极驱动器，以帮助满足的eGaN FET的轻松的严格驱动要求，从而使设计人员能够挖掘这些新的高性能晶体管世行集团全部收益。
【】【】【
※ 相关信息
无相关信息
※ 其他信息
访问数：&|&
数据加载中..当前位置： >
AD/DA转换设计中的基本问题整理
1、如何选择高速模数转换之前的信号调理器件；如何解决多路模数转换的同步问题？ADC之前的信号调理，最根本的原则就是信号调理引起的噪声和误差要在ADC的1个LSB之内。根据这个目的，可以需要选择指标合适的运放。至于多路ADC同步的问题，一般在高速ADC的数据手册中都会有一章来介绍多片同步问题，你可以看一下里面的介绍。 2、在挑选ADC时如何确定内部噪声这个参数? 一般ADC都有信噪比SNR或者信纳比SINAD这个参数，SINAD=6、02*有效位数+1、76,您可以根据这个公式来确定您选择的ADC能否符合您的要求、3、如何对流水线结构ADC进行校准？需要校准哪些参数？一般来讲，ADC的offset和gain error会比较容易校准。只要外接0V和full scale进行采样，然后得到校准系数。另外，如果需要作温度补偿的话，一般需要加一个温度传感器，然后利用查表的方式来补偿。4、对ADC和DAC周围的布线有哪些建议？ADC和DAC属于模拟数字混合型器件，在布局布线时最重要的是要注意地分割，即模拟地和数字地的处理问题。对于高采样率的器件，建议使用一块地。而低采样率的器件，建议模拟数字地分开，最后在芯片下方连接在一起。其他的布局布线规范与其他器件的是一样的。对于具体的器件，一般会有评估板的Layout图可供参考。5、模数转换器的精度与噪声系数之间有什么必然的联系吗？低速模数转换器的精度用峰峰值分辨率，有效值分辨率来表示。在ADI一些Sigma-delta ADC的芯片资料里都会列出不同情况下的有效值分辨率指标。高速模数转换器的精度可用SNR，SNOB来表示，这些指标也可在资料中找到。但一般ADC的指标中不会有噪声系数（NF）的指标。 6、如果采用了外部模拟切换开关，那么这个开关总是存在一些电阻的，必然引起一些误差，那么我想问一下有没有什么办法能减少这些误差，分别描述一下用硬件的方法与用软件的方法。你可以选择电阻很小的开关比如ADG14**系列。如果是开关是做通道切换的，在后级加一个运放跟随就可以了。如果是做量程切换，只能选择电阻很小的开关，同时注意开关的平坦度和温度漂移参数，如果系统精度要求很高，那就只能做软件校正或者选择可编程放大器如AD等。7、将AD7710的输入端与自身的地短接后，再读取数据时，其AD转换值跳动比较大，通过说明当中的几种校准方式，都没有解决？频率已经在25Hz上了。不知如何解决？ 请确认电源和基准的稳定性，在频率为25Hz，增益为1的条件下，看数据手测上Table II可知其有效值分辨率为21、5bit,那么其实际的峰峰值分辨率为21、5-2、7=18、8bit，也就是说如果有5bit码在跳就是正常的。 8、请问ADC的输入和传感器相连，如何将传感器输出信号本身的干扰排除? 如果传感器输出是共模干扰，需要加仪表运放如AD8221/0等滤除。如果是差模干扰，加滤波器就可以滤除。9、我要设计一个16路的数据采集系统，每路的采样率为100K，16BIT，请问一下，我要采用什么样的AD芯片，另外，AD转换器的输入通道比较少，要选择什么样的外部多路模拟切换开关？另，对模拟切换开关的选择有什么要求，要关注哪些参数。 我们没有16bit和16通道的ADC，您可以选择用两片AD7689，16bit 8通道。或者选择16：1的ADG1206、要注意导通电阻，注入电荷，导通时间等。 10、一个12位的高速模数转换器能不能降低以及如何降低到8位来使用，因我们的系统精度只需要8位，高了反而有害。 你在读取数据的时候，只需要读8bit即可。 11、有一些ADC集成有抗混叠滤波器，请问有什么好处？ 一般抗混叠滤波器指的是ADC前端的滤波器，而sigma-delta ADC内部会集成一些陷波器，来实现工频50Hz和60Hz陷波，总的好处就是ADC有更好的抗噪声性能。 12、请问怎样才能降低相邻通道相互间的干扰？在布局布线时可以考虑在相邻通道间加地屏蔽。 13、想设计高精度校准仪表，如直流电压输出（毫伏级），能不能推荐几款芯片？请问怎样消除伴随的量化噪声？如何保证ADC的精度,AD转换的满量程即是电源电压,对于单电源供电,零点的确定和量程都与电源电压有关,如果电源电压波动势必导致转换的误差,电路中如何解决,特别对小信号的采集、请问什么是DAC的输出静态误差？怎样提高数模转换器中电阻或者电流源单元的匹配程度?在给ADC供电时，数字地与模拟地之间是否需要串接小电感？ 1）ADI的运放，仪放产品种类很多，最好把详细的指标要求列出来，这样比较容易找。2）ADC的量化噪声是固有的，没办法消除。3）ADC的电源对测量精度有直接的影响。所以要选择高精度低噪声的电源信号，且在布线的时候也要注意避免干扰。4）一般手册里会分别给出zero error，gain error等等，不知道具体问的是哪一个，或者可以举一个具体型号的例子。5）这应该是DAC内部结构的问题，一般来讲，我们不关心内部电阻或电流源的绝对值，只关心它们之间的比例，现在的工艺可以很好地保证这个6）一般来讲，用0欧姆电阻连接就可以了。14、ADC的内部增益越大,其产生的噪声也越大,专家能说说两者之间的原理是什么? ADC内部的PGA增益越大，本身PGA的噪声会增加，另外ADC输入噪声被放大的越多。所以ADC内部增益越大，分辨率越小。 15、电源纹波对转换精度的影响？如果ADC有PSRR这个指标，可以使用这个指标去算电源纹波对ADC的影响。如果没有，一般基准源都有这个指标，你可以使用基准源的PSRR去算对ADC采样的影响。16、数据转换器在布线长度、通信串扰和匹配电阻等方面是如何设计的？ 高速ADC会考虑这些问题。尤其对于LVDS接口的ADC，尽量保证一对信号的布线等长等距，放置端接电阻。这方面的布局布线最好是参考评估板来做。 17、ADI产品高速数模转换最大速度能达到多少？采样频率大了是不是稳定性会下降？我们的DAC的最大速度能达到2、5GHZ,它是AD9739电流输出型的，这不会影响到稳定性。 18、ADC的标称的位数很高,但是实际中末尾的几位会被内部噪声而淹没,我在挑选ADC时如何确定内部噪声这个参数? 对于高精度的ADC，一般来讲都会给出一个有效分辨率的参数，也就是器件可以达到不跳码的位数。另外在设计中还有考虑电源，参考电压的噪声，以及ADC前端调理电路引入的噪声。需要把这些噪声控制在ADC的1个LSB之内。 19、评估ADC的时候，因为评估SNR，比较困难，所以我一般会考虑评估在接地时候的跳码程度来比较两种同类ADC的差异，这种评估方法科学吗？有没有更科学的方法？有没有具体的文档？ 实际上对于高速ADC来说，应该是加一个高精度的基准信号，而后用ADC采样，再做FFT分析来评估SNR。而对于高精度的ADC来说才是您用的办法，可以参考我们的应用笔记AN-835。 20、如何理解压摆率这个指标？为什么要对电压变化率做限制？举个简单的例子，如果压摆率不够，那么就是实际的输出跟不上输入信号的变化，这样对信号的处理就会有失真。 21、开关电源的纹波对12位以上的ADC的影响有多大？是否需要为ADC部分单独处理电源纹波？高精度的ADC，比如16位及以上的ADC，不建议使用开关电源来供电。 22、请问使用高功效开关稳压器替换传统的LDO稳压器电源对高速模数转换器有没有负面影响？对产品寿命有何影响？ 在高速ADC场合，一般对电源的纹波和噪声有较高的要求。开关电源效率比较高，但是有较大的纹波和噪声，会对系统的精度有影响。而高速场合对SNR，SFDR要求比较高，所以选择LDO会比较好。23、关于运算放大器的阻抗匹配在设计中，需要如何注意？只有在高速的情况下才需要考虑阻抗匹配，我们在网站上有一个软件可以直接帮助您计算阻抗匹配的，请看如下链接：http://www、analog、com/en/tools-software-simulation-models/resources/amplifiers-and-comparators/differential-amplifiers/index、html 24、电源精度会导致ADC的精度提不上去吗？ 有可能。具体要看你ADC的位数和PSRR这个参数。如果位数很低如10bit，你用再低噪声的电源也只能是10bit精度。但是16bit系统，你如果使用噪声很大的电源，会使得系统精度不能达到16bit。25、AD前抗射频干扰滤波器一般应当达到什么样的性能指标呢,比如截至频率,滚降？这取决于您的实际应用，当然理想情况下是截至频率等于有效的输入信号，而滚降特性是无限陡峭，但实际上没有这样的滤波器，且越接近理想情况，成本会越高，要折衷考虑。26、如何抑制输入"毛刺"？加滤波器抑制，或者是对采样结果做数字滤波。27、有什么好的建议,使用软件来提高ADC的精度与位数? 请注意参考和电源的质量，同时还需要注意layout来防止噪声引入。28、请问对于ECG信号的AD转换需要有多大的分辨率？可以推荐几款型号吗？取决于ECG的信号链。如果信号链中为AC隔离，这样信号可以被放大很大，比如放大1000倍，这样ADC的选取12位~16位。如果信号链为DC隔离，这样信号不能被放大很多，一般增益为10，这样ADC的位数就得选的大些，18位~24位。ECG产品会有相应的标准，即ECG产品最小能分辨多小的信号，ADC的选取与此也有关。 29、我设计的一个基于FPGA的DDS系统中使用的芯片是AD9777，请问在电流足够的情况下，系统电源设计中是否可以将DA芯片与FPGA芯片共用3、3V数字电源，以达到简化电源设计的目的？ 可以 。30、随着数字视频信号应用的越来越普及，数模转换器在视频方面会不会无用武之地，乃至被淘汰 数模转换器是不会被淘汰的，因为最终都是要将数字信号转会人们能所识别的模拟信号。 31、恶劣环境下(高温下)，ADC的供电电源怎么设计？一般DC-DC很难达到+85摄氏度，ADI是否有相关的参考设计？ 选择合适的器件，DC-DC能工作在85度，关键是你选择合适的器件和合适的设计，使得系统的温升在其标定的范围，如加风扇或者散热片，多个器件并联提高电源效率等。32、我在使用ADuC841的A/D时，采集的数据偶尔会时零，为什么？如何解决？ 这种情况要用示波器监测输入信号，看输入端是否真的发生跳变了，如果没有请仔细检查ADUC841的数据读取程序。 33、请问把一个直流信号加到转换器输入端时，怎样确定输出端应该出现的数码数目？ 一般来讲，根据计算公式，Vin/Vref=code/2^N、 N为ADC的位数，Vin为输入电压，Vref为参考电压。如果是有负电压，需要考虑输出码字的类型，比如二进制补码等等。绝大多数ADC的数据手册中都会给出一个图来说明这个问题。 34、AD7710使用时，噪音过高。如何使用说明书当中的校准？在布线过程当中如何做比较合适？建议参考芯片的评估板来做Layout设计。35、请问怎样尽量减小系统噪音对ＡＤＣ的影响？尽量减少输入噪音（可以差分输入的ADC），减小电源噪音。设计合适的滤波器等。 &36、如何确定温度对基准的影响以及多最终转换精度的影响 基准芯片资料中会有相关温度对基准影响的温度系数指标，一般为几个ppm/°C。一般ADC芯片资料没有参考电压随温度变化对ADC性能影响的测试参数。 37、如何实现对高速ADC的THD测试？ 实际中是加一个高精度的基准源，而后用ADC采样，再做FFT分析，具体请见AN-835上面的介绍。 38、有什么办法可以减少开关电源的噪声对ADC的影响？加入LC滤波，合理的layout如模拟地数字地分开。如果还不行，只能加低噪声的LDO。39、如果ADC的传递函数线形度比较差，如何进行校准，有没有通过验证比较科学的方法？是否可以举例说明？ 一般情况下都是做线性校正的，如果校正后还不能满足要求，那建议采用分段校正的方法。 40、相对于单端，差分有很多优势，但是还是有很多单端的ADC，差分模式有什么弱点吗？ 和单端的输入相比，外围的电路相对复杂一些。 41、请问在高速数据采集系统设计中，我们怎样来确定采样率和存储器带宽？采样率由待处理信号的频率决定。存储器带宽由采样率和处理器能力来决定。42、请问AD前抗射频干扰滤波器一般应当达到什么样的性能指标？这取决于您的应用，理想情况下就是只让有效带宽内的信号通过，但滤波器设计很难达到理想情况，所以要折衷考虑。 43、如果对视频信号进行数模/模数转换该如何选择转换器，它的关键性规格是哪几个方面呢？主要是要看您所需要转换的视频信号格式，需不需要做色彩空间转换。是普通的并口接口还是HDMI的接口。 44、ADC的输出延时主要受什么因素的影响? 这是由ADC的内部参数决定的，具体要看不同型号的数据手册。 45、请问如何减小截断误差和增益误差? 对一个特定的ADC来说，它的Offset误差和Gain误差基本是一定的。但是Offset误差和Gain误差是可以通过软件校正消除的。46、采集的数据中总是有错误的代码，有何种方法能够消除此错误代码？要先确定错误代码是ＡＤＣ输出错误还是ＭＣＵ读取错误。如果是前者，那得看系统的设计是否合理，布局布线是否合理。47、开关电源的地是否需要和ADC的模拟地分开吗？ADC的模拟地通过一点接入开关电源输出滤波电容的地会减小电源纹波对ADC的影响。48、PSRR指标指什么？指的是电源电压抑制比。 49、最近我鉴定一只双电源ADC。 我将待测转换器的输入端接地， 并 且在LED 指示灯上观察其输出的数码。 令我非常惊奇的是为什么我所观察到的输出数码范围不是我所期望的一个数码? 导致这个问题的原因有很多种：输入信号源的范围，参考电压源的值，噪音的影响等等。 50、ADC的量化噪声为什么没办法消除？因为采样不是理想，而是无限逼近的概念。51、实际应用中INL、DNL那个指标对用户更有意义？这两个指标都比较重要。52、模拟地与数字地最后的连接方式应该是怎么样的？尽量将模拟地和数字地分开，为了避免相互的干扰。但是在高速的ADC应用中，数字和模拟要求共地。 53、我现在需要***节省空间的数据转换器,认为串行式转换器比较适合。为了选择和使用这种转换器,请问我需要了解些什么? 串行接口的ADC一般转换速度比较低，在10M以下，但是封装，读取会比较方便。你可以先看看你需要的位数，以低于10M的速度能不能满足你的要求。另外关键是MCU和ADC的接口，是使用模拟的SPI还是MCU的标准SPI接口。54、对ad的时钟信号有什么要求？需不需要做一些温度、抖动方面的补偿？不需要做补偿。ADC中内部已经做了相关的补偿。 55、对于单板结构，板子上有多个比如9片ADC的话，本讲座是建议ADC跨接模拟地和数字地？是否意味着要多点接地？ADC需要接在系统的模拟部分。56、什么时候用FPBW，什么时候用小信号BW，数据手册并没有把所有情况告诉我们。FPBW与芯片的Slew Rate有关，当要把信号放大时，如果Slew Rate跟不上，输出信号就会失真。FPBW = SlewRate/2piVp，Vp为输出信号的电压。 57、请教专家，在采用R、C隔离时，若R较大会影响后面的ADC，若C较大会影响相位，具体设计时应该如何选择呢？ 可以考虑在RC滤波后加一级运放做buffer、 58、数据转换器中最常见的错误主要有哪些？如何避免？ADC转换会受到Noise的影响，如果ADC转换的结果与理论值大概相等，那么可以通过在同一个输入电压上读多次转换结果，将转换结果平均来得到更为准确的值。 59、我们要的带宽为100hz,结果用的是带宽为1khz的放大器，如何有效解决抗干扰问题？ 一般来讲，ADC前端需要加一个滤波，滤掉把有用带宽以外的噪声。60、影响ADC的重要参数有哪些?如何在pcb设计中避免？ 考虑ADC前端的抗混叠滤波器的设计，阻抗匹配，输入输出的阻抗。61、在高速模数转换时，是不是不能以芯片内部的参考电压为准，都需要外部参考，有没有可能芯片内部参考电压也达到一般外部参考那么稳定？使用内部参考电压，由于参考电压在ADC转换时会sink/source电流，这会影响ADC的电源电压，进而影响ADC的SNR。一般系统精度要求很高的场合常使用外部参考。62、目前ADI公司的ADC芯片中,分辨率高于14bit,最高速率能达到多少?双通道,分辨率高于14bit,最高速率能达到多少?14bit的ADC最高为150MSPS。可以到一下网址来搜索。http://www、analog、com/dynamic/parametric/scResultsDisplay、asp?SearchType=PSS&ProductLine=ADC&la=en 63、传递函数不连续（DNL不连续）会导致什么问题？如果应用中遇到这个问题，我应该如何处理？使用软件补偿吗？如果不连续，为什么芯片不能从硬件角度去做补偿？DNL不连续会导致丢码，这个问题没有办法在外部做补偿，这是ADC本身的特性。ADI的ADC都是保证没有丢码的问题存在的。64、开关电源对数据转换出错的影响有多大？开关电源的频率建议多高最为合理？ 你可以加LDO或者LC滤波器减小电源纹波和噪声。一般ADC的PSRR会比较高，位数低的ADC如10bit对电源要求不高，但高位数的ADC如16bit对开关电源要求比较高。开关电源频率选择和功率，效率有关。普通的开关频率一般选择为100KHz-300KHz。65、从信噪比角度来看，要实现多路AD，是采用单个多路AD的芯片实现？还是用多个个单路的AD实现好？ 采用多个ADC芯片效果会更好。因为单芯片多通道的芯片，通道之间会有干扰。 66、怎样判断转换错误是干扰信号引起的还是转换本身引起的？对于高频的要用高精度的基准源，高精度的可以将输入端短路来测试ADC本身上的噪声特性。67、为了降低高频干扰，开关稳压器后面使用LDO是否有好处？会有好处。你可以选择低噪声的LDO。68、那种类型的A/D在进行布线的时候，要特别的注意电磁干扰的抑制？有什么好的建议? 一般来讲ADC不需要考虑这个，而是在电源端考虑电磁干扰抑制。如果用到高速的数字器件或者时钟的话，可以考虑加一个屏蔽罩。69、陷波器和抗混叠滤波器有什么不同? 陷波器就是将某一频率下的干扰做足够的衰减，可以理解为带阻滤波器，而抗混叠滤波器可以理解为低通滤波器。 70、噪声混叠是否会导致ADC的SNR下降？混叠是由于采样率&2倍的信号频率是产生的，这是会使得滤波器的设计变得困难，从而噪声的滤除变得困难，SNR也会受到影响。 71、由LDO向ADC供电改为使用开关电源向ADC供电时,对EMC性能的影响?这要看你开关电源的EMC处理情况，如果开关电源EMC/I处理不好，系统就有EMI/C问题。由LDO向ADC供电改为使用开关电源向ADC供电可能会影响ADC的精度。72、如果测量的是很低频率的模拟信号（小于10Hz），直接单端测量和将信号转换成差分信号后驱动ADC相比，哪种方式测量精度会更高？ 你可以直接单端测量就可以。73、脉冲模式的A/D时序控制复杂吗？是A/D内部实现的吗？ 对于用户端来说，都是用CPU控制ADC的通信接口，这并不复杂。74、为了消除噪声干扰，如何才能尽量减少AC环路？布局布线的时候要尽量考虑信号线的回流路径，使得回路面积尽量小。 75、现在想做一个项目用到16位的高速ADC，但是前端模拟信号本身的噪声比较大，会浪费掉3~4位的精度，为此你们觉得选择16位的ADC有必要吗？如果输入信号本身的噪声只要12位，而且无法通过处理来降低噪声，那么就不要使用16bit的ADC。 76、一般ADC封装上都有很多模拟电源引脚，比如AD7656就有8个***cc，在设计PCB时，如何把他们连接到电源上？ 最好是有一层电源平面，就近将***CC接到电源上，注意电容的分布。新设计建议使用AD7656-1，与AD7656相比，-1电源引脚上需要的电容较少。77、专家是否能推荐几款低温漂的Rail-to-Rail的高精度运算放大器呢？AD8628、AD8638 78、现在的系统中很多都是单一的开关电源供电，那么对于系统中ADC、DAC的数字电源、模拟电源、数字地、模拟地，要如何处理？ 数字电源可以通过一个磁珠后从模拟电源引出。如果允许，尽量使用分离的电源芯片为模拟和数字电源供电。 79、有些ADC会在时钟输入端加入高频抖动源，这样做能够提升adc的有效位数么？可以用单电源供电，但要注意AD620的Reference需要接到0、5的电源电压处。 80、请问采样时如何才能避免信号的丢失？ 只能通过提高采样率或滤波。81、如何区分干扰是从前端进去的？还是从电源进去的？ 对于高精度的应用，可以把输入端短路来测输出，如果干扰依然不变，就应该是电源和参考等引起的。 82、高速ADC和低速ADC在干扰的处理上有什么不同吗？相同的是加入去藕电容来消除干扰。layout可能有些不同，高速ADC一般采样地平面，就近接地，低速一般是数字地模拟地分开，单地接地。
本文地址：/news/details_26845.html贤集网，转载须经版权人书面授权并注明来源
我们提供的不仅仅是资讯。免费注册成为贤集网会员，您可以----
通信技术相关文章
通信技术项目推荐
已有 1 人对接
已有 0 人对接
已有 0 人对接
已有 1 人对接
已有 6 人对接
意见被贤集网采纳后，贤集网赠送一张限量版的U盘会员卡!
联系方式（必填）
您的意见（必填）
Copyright (C)2014