正在加载中...
RISC（reduced instruction set computer，精简指令集计算机）是一种执行较少类型计算机指令的微处理器，起源于80年代的MIPS主机（即RISC机），RISC机中采用的微处理器统称...
&&&&&&&&&&&&&&&
RISC（reduced instruction set computer，精简指令集计算机）是一种执行较少类型计算机指令的微处理器，起源于80年代的M...
&&&&&&&&&&&&
相信大家在日常电脑使用或CPU的广告介绍中时常听到见到“RISC”这个词，什么Pentium Ⅱ/Pro采用先进RISC技术……K6采用RISC86结构...
RISC指令（Reduced Instruction Set Computing）：精简指令集。因在CPU中的指令集多是简单指令，这样就从复杂指令集中精简出来。
　　说到ARM就不得不提RISC以及与其相对的CISC这两个概念...指令集处理器RISC I，这颗处理器远比当时已经相当流行的CISC处理器...1980年以来，所有新的处理器体系结构都或多或少地采用了RISC的概念，甚至...
RISC OS公司(ROOL) 的RISC OS 5系统初步移植到Beagleboard设备上----该设备运行着600MHz的ARM Cortex-A8处...
RISC CPU是高档微机中所采用的一种带有精简指令集的CPU，特点是指令系统小等。
《大型RISC处理器设计》是北京航空航天大学出版社出版的图书。
应用程序的设计。第1～3章紧扣32位RISC处理器，详细介绍了PXA270...您现在的位置：大型RISC处理器设计：用描述语言Verilog设计VLSI芯片
大型RISC处理器设计：用描述语言Verilog设计VLSI芯片
在线支付满98免快递费
作　者：（德）Ulrich 著；等译
ISBN：9出版时间：页数：326
包装：平装开本：26cm＋光盘1片字数：
《大型RISC处理器设计：用描述语言Verilog设计VLSI芯片》简介：　　本书是一本系统讲述32位RISC微处理器的设计方法和设计过程的著作，其内容涵盖了RISC微处理器设计的全部方面。书中内容有机地将计算机学科的体系结构、系统结构与微电子学科的集成电路设计与实现技术结合起来，既能帮助学习微电子的工程技术人员快速掌握RISC处理器体系结构的VLSI实现原理，又能明确的告诉计算机科学的技术人员如何用现代的电路设计思想、方法、手段来设计与实现微处理器。本书的组织结构就是一本大规模RISC处理器芯片完整的设计文档。＜br＞本书将计算机科学和微电子科学有机结合、面向工程实际，希望能对两方面的科技工作者带来帮助。书中展现的完整的大规模芯片的设计过程，也能对设计团队的组织管理者提供方法和流程上的帮助。图书在版编目（CIP）数据大型RISC处理器设计：用描述语言Verilog设计VLSI
暂缺《大型RISC处理器设计：用描述语言Verilog设计VLSI芯片》作者简介
《大型RISC处理器设计：用描述语言Verilog设计VLSI芯片》目录：&第1章&概述1第2章&VLSI电路设计12.1&工艺技术基础和电路设计风格12.2&设计流程102.3&设计阶段划分12第3章&RISC处理器体系结构13.1&简单的RISC处理器203.2&处理器体系结构的选择233.2.1&体系结构扩展技术233.2.2&方案评估253.2.3&设计方案技术小结28第4章&Verilog&简短介绍1第5章&外部行为描述15.1&RISC处理器如何工作15.1.1&汇编器385.1.2&测试板385.2&指令集395.2.1&LD/ST类装载和存储指令415.2.2&CTR类跳转指令425.2.3&ALU类算术和逻辑指令445.2.4&特殊类指令455.2.5&综合指令465.2.6&中断465.3&基于Verilog&HDL建模的指令解释器485.3.1&概述495.3.2&组织结构505.3.3&应用545.4&测试方案详细说明书565.5&定量描述57第6章&处理器粗略结构的内部描述16.1&数据流26.1.1&指令在数据通路中的执行606.1.2&数据通路的流水线616.1.3&流水线执行方式的特性626.2&时序646.2.1&简单的时钟方案646.2.2&总线协议656.3&流水线级676.3.1&流水线级的命名和设计686.3.2&取指令级IF706.3.3&指令译码级ID726.3.4&执行级EX756.3.5&存储器访问级MA766.3.6&回写级WB786.3.7&流水线各级任务总结786.4&Cache和寄存器堆806.4.1&多功能Cache&MPC806.4.2&跳转目的Cache826.4.3&流水线中MPC和BTC的协同876.4.4&寄存器堆886.5&中断的处理90第7章&粗略结构模型的流水线划分17.1&处理器CHIP957.2&取指令单元IFU&I_BUS多选器&IFU_ADDR_BUS多选器&NPC_BUS多选器&跳转目的Cache&BTC&多功能Cache&MPC&跳转决策逻辑BDL&程序计数计算器PCC&流水级禁止逻辑PDL&指令译码逻辑IDL&串行模式控制器&SMC&扩展PC逻辑EPL1177.3&指令译码单元IDU&译码块DG&译码块DG&译码块DG&译码块DG&译码块DG&译码块DG61257.4&算术逻辑单元ALU&算术单元模型&LOGIC模型&SHIFT模型1317.5&存储器访问单元MAU1317.6&前推和寄存器单元FRU&寄存器地址译码器RAC&前推比较器CMP&前推选择逻辑FSL&寄存器访问逻辑RAL&数据和地址流水线1407.7&构建完整的处理器141第8章&门级模型综合18.1&由半导体生产商提供的库18.1.1&逻辑门28.1.2&内部缓冲器&触发器&锁存器&输入时钟驱动器&输入缓冲器&单向输出缓冲器&双向三态输出缓冲器&测试用宏单元&宏单元：加法器&宏单元：移位器&宏单元：用户定义的RAM库&自主开发的库单元：缓冲器&自主开发的库单元：&触发器&自主开发的库单元：多选器1488.2&手工综合&同步数据传输&带组合逻辑的寄存器&寄存器流水线&多路数据选择器&常数赋值&变量赋值&行为级描述的间接综合1598.3&工具自动综合&综合工具&逻辑综合的例子1598.4&一个较大的综合实例&同步数据传输器&组合逻辑&数据选择多选器&间接综合&变量赋值1708.5&特殊情况：&异步总线协议1718.6&统计数据和设计经验1728.7&门级模型的仿真和优化&验证&优化&时序仿真176第9章&测试、可测性设计、测试仪以及测试板19.1&错误模型和错误覆盖率19.2&自动测试仪（ATE）&测试仪的配置和操作&格式和模版1839.3&可测性设计&用于存储器测试的多选器&扫描通路&信号分析&半导体制造商的测试电路1889.4&功能测试1909.5&测试数据导出&所需的测试方案和测试块&三态、静态电流、工艺和存储器测试&功能测试&评估测试方案&ATE测试数据的准备1969.6&ATE测试仪&DUT卡的设置&开始测试&测试结果2019.7&测试板&底板&PC接口卡和总线接口卡&存储卡&CPU卡&评估2119.8&结论211第10章&总结和展望110.1&效率和复杂度21510.2&用状态图和转换图进行大型VLSI设计的设计描述、分析和仿真21710.3&错误模型和HDL的测试方案219第11章&Verilog&HDL建模111.1&EBNF格式语法111.2&Verilog语句&结构语句&变量声明&操作符&程序控制&其它语句&VerilogXL&语句26011.3&基本建模概念&仿真器的并行执行原理和事件控制机制&时序控制&层次化建模和实例化&行为和结构建模&变量阵列&模型和组&双向通信&一些实用编程指南27611.4&实例&简单的流水线&复杂的流水线&ASIC处理器的行为级模型&ASIC处理器的结构化模型30111.5&语句的EBNF语法322
商品问答（0条）
暂时没有问答
同类图书热卖榜
&11.5046折
&13.7038折
&38.2045折
&17.0046折
&16.0050折
&11.0050折
&13.5050折
淘书推荐特价好书
&20.9038折
&11.9033折
&12.0046折
&18.7048折
&13.5045折
合作单位：