Cadence高速电路板设计与仿真（第2版）
更新于 16:24:59
第1章& Cadence Allegro SPB 15.7简介
1.2& 功能特点
1.2.1& 功能模块
1.2.2& 特有功能
1.3& 设计流程
1.3.1& 前处理
1.3.2& 中处理
1.3.3& 后处理
1.4& Cadence Allegro SPB 15.7新功能介绍
1.4.1& 平面层新功能
1.4.2& ROOM新增的3个参数
1.4.3& 使用ALT_SYMBOLS_HARD属性来限制元器件布局
1.4.4& 动态Shape
1.4.5& 保持过孔的网络属性
1.4.6& 设定自动保存的文件数量
1.4.7& 分析功能
1.4.8& Soldermask的检查
1.4.9& Backdrilling功能
1.4.10& NC Drill支持Build-up技术
1.4.11& NC Ledgend增强
1.4.12& Artwork新功能
1.4.13& 新命令
1.4.14& OrCAD Layout设计转换为Allegro PCB Editor设计
第2章& Capture原理图设计工作平台
2.1& Design Entry CIS软件功能介绍
2.2& 原理图工作环境
2.3& 设置图纸参数
2.3.1 设置颜色
2.3.2& 设置格点属性
2.3.3& 杂项的设置
2.3.4& 设置其他参数
2.4& 设置设计模板
2.4.1& 字体设置
2.4.2& 标题栏（Title Block）设置
2.4.3& 页面尺寸（Page Size）设置
2.4.4& 格点参数（Grid Reference）设置
2.4.5& 设置层次图参数
2.4.6& 设置SDT兼容性
2.5& 设置打印属性
第3章& 制作元件及创建元件库
3.1& 创建单个元件
3.1.1& 直接新建元件
3.1.2& 用电子表格新建元件
3.2& 创建复合封装元件
3.2.1& 创建U?A
3.2.2& 创建U?B、U?C和U?D
3.3& 大元件的分割
3.4& 创建其他元件
第4章& 创建新设计
4.1& 原理图设计规范
4.2& Capture基本名词术语
4.3& 建立新项目
4.4& 放置元件
4.4.1& 放置基本元件
4.4.2& 对元件的基本操作
4.4.3& 放置电源和接地符号
4.4.4& 完成元件放置
4.5& 创建分级模块
4.5.1& 创建简单层次式电路
4.5.2& 创建复合层次式电路
4.6& 修改元件序号与元件值
4.7& 连接电路图
4.7.1& 导线的连接
4.7.2& 总线的连接
4.7.3& 线路示意
4.8& 标题栏的处理
4.9& 添加文本和图像
4.10& 建立压缩文档
4.11& 平坦式和层次式电路图设计
4.11.1& 平坦式和层次式电路特点
4.11.2& 电路图的连接
第5章& PCB设计预处理
5.1& 编辑元件的属性
5.1.1& 编辑元件属性的两种方法
5.1.2& 指定元件封装
5.1.3& 参数整体赋值
5.1.4& 分类属性编辑
5.1.5& 定义ROOM属性
5.1.6& 定义按页摆放属性
5.2& Capture到Allegro PCB Editor的信号属性分配
5.2.1& 为网络分配PROPAGATION_DELAY属性
5.2.2& 为网络分配RELATIVE_PROPAGATION_DELAY属性
5.2.3& 为网络分配RATSNEST_SCHEDULE属性
5.2.4& 输出新增属性
5.3& 建立差分对
5.3.1& 为两个Flat网络建立差分对（手动建立差分对）
5.3.2& 为一个设计中多对Flat网络同时建立差分对（自动建立差分对）
5.4& Capture中总线（Bus）的应用
5.4.1& 平坦式电路图设计中总线的应用
5.4.2& 层次式电路图设计中总线的应用
5.5& 原理图绘制后续处理
5.5.1& 设计规则检查
5.5.2& 为元件自动编号
5.5.3& 回注（Back Annotation）
5.5.4& 自动更新元件或网络的属性
5.5.5& 生成网络表
5.5.6& 生成元件清单
5.5.7& 属性参数的输出/输入
第6章& Allegro的属性设置
6.1& Allegro的界面介绍
6.2& 设置工具栏
6.3& 定制Allegro环境
6.3.1& 设定绘图参数
6.3.2& 设置文字尺寸
6.3.3& 设置格点
6.3.4& 设置Subclasses选项
6.3.5& 设置B/B Via
6.3.6& 电路板的预览功能
6.3.7& 打印设置
6.3.8& 设置自动保存功能
6.4& 编辑窗口控制
6.4.1& 鼠标按键功能
6.4.2& 画面控制
6.4.3& 使用Strokes
6.4.4& 设置快捷键
6.4.5& 控制面板位置设置
6.4.6& 定义和运行脚本
第7章& 集成电路封装的制作
7.1& 基本概念
7.2& 集成电路封装（IC）的制作
7.2.1& 利用向导制作DIP24封装
7.2.2& 手工制作SOIC20封装
第8章& 连接器和分立元件封装的制作
8.1& 连接器（IO）封装的制作
8.1.1& 标准热风焊盘的制作
8.1.2& 非标准热风焊盘的制作
8.1.3& 制作焊盘
8.1.4& 制作DIN64的封装
8.2& 分立元件（DISCRETE）封装的制作
8.2.1& 贴片的分立元件封装的制作
8.2.2& 直插的分立元件封装的制作
第9章& 电路板的建立
9.1& 建立电路板
9.1.1& 使用电路板向导（Board Wizard）建立电路板
9.1.2& 手工建立电路板
9.1.3& 建立电路板机械符号
9.1.4& 建立Demo设计文件
9.2& 输入网络表
第10章& 设置设计规则
10.1& 设置标准设计规则
10.2& 设置扩展设计规则
10.2.1& 间距规则设置
10.2.2& 物理规则设置
10.3& 设定设计约束（Design Constraints）
10.4& 设置元件属性
10.4.1& 为元件添加属性
10.4.2& 为元件添加FIXED属性
10.4.3& 为元件添加Room属性
10.4.4& 为网络添加属性
10.4.5& 显示属性和元素
10.4.6& 删除属性
第11章& 布局
11.1& 规划电路板
11.1.1& 设置格点
11.1.2& 添加ROOM
11.1.3& 为预摆放封装分配元件序号
11.2& 手工摆放元件
11.2.1& 按照元件序号摆放
11.2.2& 高亮GND和VCC网络
11.2.3& 改变元件默认方向
11.2.4& 移动元件
11.3& 快速摆放元件
11.3.1& 快速摆放元件到分配的Room中
11.3.2& 快速摆放剩余的器件
11.3.3& 产生报告
第12章& 高级布局
12.1& 显示飞线
12.2& 交换
12.2.1& 功能交换
12.2.2& 管脚交换
12.2.3& 元件交换
12.2.4& 自动交换
12.3& 使用ALT_SYMBOLS属性摆放
12.4& 按Capture原理图页进行摆放
12.5& 原理图与Allegro交互摆放
12.5.1& 原理图与Allegro交互设置方法
12.5.2& Capture和Allegro交互选择
12.5.3& Capture与Allegro交互高亮和反高亮元件
12.5.4& Capture与Allegro交互高亮和反高亮网络
12.6& 自动布局
12.6.1& 设置布局的网格
12.6.2& 设置元件进行自动布局的属性
12.6.3& 元件的自动布局
第13章& 铺铜
13.1& 基本概念
13.1.1& 正片和负片
13.1.2& 动态铜箔和静态铜箔
13.2& 为平面层建立Shape
13.2.1& 显示平面层
13.2.2& 为VCC电源层建立Shape
13.2.3& 为GND地层建立Shape
13.3& 分割平面
13.3.1& 使用Anti Etch分割平面
13.3.2& 使用添加多边形的方法分割平面
13.4& 分割复杂平面
13.4.1& 定义复杂平面并输出底片
13.4.2& 添加负平面Shape并进行负平面孤铜检查
第14章& 布线
14.1& 布线的基本原则
14.2& 布线的相关命令
14.3& 定义布线的格点
14.4& 手工布线
14.4.1& 添加连接线
14.4.2& 删除布线
14.4.3& 添加过孔
14.4.4& 使用Bubble选项布线
14.5& 扇出（Fanout By Pick）
14.6& 群组布线
14.7& 自动布线的准备工作
14.7.1& 浏览前面的设计过程中定义的规则
14.7.2& 在指定层布地址线的规则设置
14.7.3& 设定电气规则
14.7.4& 设置特殊规则区域
14.8& 自动布线
14.8.1& 使用Auto Router自动布线
14.8.2& 使用CCT布线器自动布线
14.8.3& 对指定网络或元件布线（Route Net(s) by Pick）
14.9& 控制并编辑线
14.9.1& 控制线的长度
14.9.2& 差分布线
14.9.3& 高速网络布线
14.9.4& 45&角布线调整（Miter By Pick）
14.9.5& 改善布线的连接
14.10& 优化布线（Gloss）
14.10.1& 固定关键网络
14.10.2& Gloss参数设置
14.10.3& 添加和删除泪滴
14.10.4& 自定义平滑（Custom Smooth）布线
第15章& 后处理
15.1& 重命名元件序号
15.1.1& 自动重命名元件序号
15.1.2 手动重命名元件序号
15.2& 文字面调整
15.2.1& 修改文字面字体大小
15.2.2& 改变文字的位置和角度
15.2.3& 调整Room的字体
15.3& 回注（Back Annotation）
第16章& 加入测试点
16.1& 产生测试点
16.1.1& 自动加入测试点
16.1.2& 建立测试夹具的钻孔文件
16.2& 修改测试点
16.2.1& 手动添加测试点
16.2.2& 手动删除测试点
16.2.3& 交换测试点
16.2.4& 重新产生log文件、钻孔数据和报告
16.2.5& 建立测试夹具
第17章& 电路板加工前的准备工作
17.1& 建立丝印层
17.1.1& 设置层面颜色和可视性
17.1.2& 自动添加丝印层
17.2& 建立报告
17.3& 建立Artwork文件
17.3.1& 设置加工文件参数
17.3.2& 设置底片控制文件
17.3.3& 建立Assembly底片文件
17.3.4& 建立Soldermask底片文件
17.3.5& 建立Pastemask底片文件
17.3.6& 运行DRC检查
17.4& 建立钻孔图
17.4.1& 颜色与可视性设置
17.4.2& 建立钻孔符号和图例
17.5& 建立钻孔文件
17.6& 输出底片文件
17.6.1& 建立钻孔图例的底片文件
17.6.2& 输出底片文件
17.7& 浏览Gerber文件
17.7.1& 为底片建立一个新的Subclass
17.7.2& 加载Artwork文件到PCB编辑器
第18章& Allegro其他高级功能
18.1& 设置过孔的焊盘
18.2& 更新元件封装符号
18.3& Net和Xnet
18.4& 技术文件的处理
18.4.1& 输出技术文件
18.4.2& 输入技术文件到新设计中
18.4.3& 比较技术文件
18.5& 设计重用
18.6& DFA检查
18.7& 修改env文件
18.8& Skill的程序***及功能说明
18.8.1& Skill程序***
18.8.2& Skill功能说明
第19章& 高速PCB设计知识
19.1& 高速PCB的基本概念
19.1.1& 电子系统设计所面临的挑战
19.1.2& 高速电路的定义
19.1.3& 高速信号的确定
19.1.4& 传输线
19.1.5& 传输线效应
19.2& PCB设计前的准备工作
19.2.1& 设计前的准备工作
19.2.2& 电路板的层叠
19.2.3& 串扰和阻抗控制
19.2.4& 重要的高速结点
19.2.5& 技术选择
19.2.6& 预布线阶段
19.2.7& 避免传输线效应的方法
19.3& 高速PCB布线
19.3.1& 高速PCB信号线的布线基本原则
19.3.2& 地线设计
19.4& 布线后信号完整性仿真
19.4.1& 布线后信号完整性仿真的意义
19.4.2& 模型的选择
19.5& 提高抗电磁干扰能力的措施
19.5.1& 需要特别注意抗电磁干扰的系统
19.5.2& 应采取的抗干扰措施
19.6& 测试与比较
第20章& 仿真前的准备工作
20.1& IBIS模型
20.1.1& IBIS模型与SPICE模型的特点
20.1.2& IBIS模型的物理描述
20.2& 验证IBIS模型
20.2.1& 浏览解析的IBIS文件结果
20.2.2& 在Model Integrity中仿真IOCell模型
20.2.3& 使用IBIS to DML转换器
20.2.4& 浏览DML文件的错误和警告信息
20.2.5& 使用Espice to Spice转换器
20.3& 预布局
20.4& 电路板设置要求（Setup Advisor）
20.4.1& 叠层设置
20.4.2& 设置DC电压值
20.4.3& 器件设置（Device Setup）
20.4.4& SI模型分配
20.4.5& SI检查（SI Audit）
20.5& 基本的PCB SI功能
20.5.1& 设置显示内容
20.5.2& 显示网络飞线
20.5.3& 确定HA3 网络的元件
20.5.4& 摆放元件于板框内
第21章& 约束驱动布局
21.1& 预布局拓扑提取和仿真
21.1.1& 预布局拓扑提取的设置
21.1.2& 预布局拓扑提取分析
21.1.3& 执行反射仿真
21.1.4& 反射仿真测量
21.2& 前仿真时序
21.2.1& 时序信号简介
21.2.2& 时序计算
21.2.3& 运行参数扫描
21.2.4& 为拓扑添加约束
21.2.5& 分析拓扑约束
21.3& 模板应用和约束驱动布局
21.3.1& 为串扰仿真建立拓扑
21.3.2& 执行串扰仿真
21.3.3& 应用电气约束规则
21.3.4& 解决DRC错误
第22章& 约束驱动布线
22.1& 手工布线
22.1.1& 手工为HA4网络布线
22.1.2& 布线后调整
22.2& 自动布线
22.2.1& 为HA4和HA9网络自动布线
22.2.2& 检查已布线的网络
22.2.3& 使用Automatic Router自动布线
22.3& 分析布线网络的拓扑
22.3.1& 设置分析参数
22.3.2& 仿真分析
第23章& 后布线DRC分析
23.1& 更新拓扑模板
23.1.1& 获取DRC错误信息
23.1.2& 修改模板的参数
23.1.3& 更新拓扑
23.2& 后仿真
23.2.1& 反射仿真
23.2.2& 综合仿真
23.2.3& 串扰仿真
23.2.4& Simultaneous Switching Noise仿真
23.3& 多板仿真
23.3.1& 多板建模
23.3.2& 使用DesignLink分析反射
第24章& 差分对设计
24.1& 建立差分对
24.1.1& 手工建立差分对
24.1.2& 自动建立差分对
24.2& 仿真前准备工作
24.2.1& 阻抗控制
24.2.2& 分配器件模型
24.3& 仿真差分对
24.3.1& 提取差分对拓扑
24.3.2& 分析差分对网络
24.4& 差分对约束
24.4.1& 设置差分对约束
24.4.2& 应用差分对约束
24.5& 差分对布线
24.6& 后布线分析
附录A& User Preferences设置
附录B& DRC错误代码
B.1& 单一字符的错误代码
B.2& 双字符的错误代码
与非门科技(北京)有限公司 All Rights Reserved.
京ICP证:070212号 北京市公安局备案编号： 京ICP备：号